低压静电保护环的制作方法
【专利摘要】低压静电保护环，包括第一物理层、第二物理层、连接第一物理层和第二物理层之间的多个孔，其特征在于，在静电保护环拐角处的尖角区域不具备孔。采用本发明所述低压静电保护环，在拐角处减少了孔的数量，使电场线在拐角处被削弱，增强了拐角处的耐压，提高了整个芯片的抗静电等级。
【专利说明】低压静电保护环
【技术领域】
[0001 ] 本发明属于半导体制造领域，涉及低压静电保护环。
【背景技术】
[0002]不同物质的接触、分离或相互摩擦，即可产生静电。例如在生产过程中的挤压、切害!]、搬运、搅拌和过滤以及生活中的行走、起立、脱衣服等，都会产生静电。可见，静电在我们的日常生活中可以说是无处不在，我们的身上和周围就带有很高的静电电压，几千伏甚至几万伏。这些静电对一些ESDS (静电敏感元件)，直接可以使其失去本身应有的正常性能，甚至完全丧失正常功能。
[0003]静电保护结构一直是集成电路工艺制造中的难点，静电电流的随意性和对电路最薄弱处的破坏加大了集成电路的设计难度，保护环是用于集成电路制造领域中常用的一种结构，用于将引脚上的静电电流从地线或者电源线引走，为增大电流通路，保护环的各层之间的连接孔通常会尽可能布满，但在保护环的拐角处，由于尖角区域电力线集中，因此很容易在拐角处发生击穿。
【发明内容】
[0004]为克服现有技术在保护环拐角处易击穿的技术缺陷，本发明提供低压静电保护环。
[0005]本发明所述低压静电保护环，基于低压集成电路制造工艺，包括第一物理层、第二物理层、连接第一物理层和第二物理层之间的多个孔，在静电保护环拐角处的尖角区域不具备孔。
[0006]具体的，所述第一物理层和第二物理层均为金属层。
[0007]具体的，所述第一物理层为金属层，第二物理层为多晶硅或阱。
[0008]具体的，所述第一物理层为阱，第二物理层为衬底。
[0009]优选的，所述多个孔的大小和孔之间的间距符合最小设计规则。
[0010]具体的，所述孔的直径为0.2微米。
[0011]采用本发明所述低压静电保护环，在拐角处减少了孔的数量，使电场线在拐角处被削弱，增强了拐角处的耐压，提高了整个芯片的抗静电等级。
【专利附图】
【附图说明】
[0012]图1示出本发明一种【具体实施方式】的示意图。
【具体实施方式】
[0013]下面结合附图，对本发明的【具体实施方式】作进一步的详细说明。
[0014]本发明所述低压静电保护环，包括第一物理层、第二物理层、连接第一物理层和第二物理层之间的多个孔，其特征在于，在静电保护环拐角处的尖角区域不具备孔。
[0015]当静电电流流过时，从第一物理层向第二物理层通过全部连接的孔均匀流入，在静电保护环的拐角处，由于尖角处不具备孔，尖角处没有电流流过，相应的削弱了尖角处的电场和电场线密度，提高了尖角处的耐压水平。
[0016]这种在尖角处不具备孔的连接方式适用于静电保护环的各层之间连接，例如如下方式:
具体的，所述第一物理层和第二物理层均为金属层。
[0017]具体的，所述第一物理层为金属层，第二物理层为多晶硅或阱。
[0018]具体的，所述第一物理层为阱，第二物理层为衬底。
[0019]优选的，所述多个孔的大小和孔之间的间距符合最小设计规则。以增大其他有孔连接处的电流能力。
[0020]具体的，所述孔的直径为0.1微米。适用于0.1微米的低压工艺。
[0021]采用本发明所述低压静电保护环，在拐角处减少了孔的数量，使电场线在拐角处被削弱，增强了拐角处的耐压，提高了整个芯片的抗静电等级
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
【权利要求】
1.低压静电保护环，基于低压集成电路制造工艺，包括第一物理层、第二物理层、连接第一物理层和第二物理层之间的多个孔，其特征在于，在静电保护环拐角处的尖角区域不具备孔。
2.一种如权利要求1所述的低压静电保护环，其特征在于，所述第一物理层和第二物理层均为金属层。
3.—种如权利要求1所述的低压静电保护环，其特征在于，所述第一物理层为金属层，第二物理层为多晶硅或阱。
4.一种如权利要求1所述的低压静电保护环，其特征在于，所述第一物理层为阱，第二物理层为衬底。
5.一种如权利要求1所述的低压静电保护环，其特征在于，所述多个孔的大小和孔之间的间距符合最小设计规则。
6.一种如权利要求1所述的低压静电保护环，其特征在于，所述孔的直径为0.1微米。
【文档编号】H01L23/60GK104465624SQ201310424468
【公开日】2015年3月25日 申请日期:2013年9月18日 优先权日:2013年9月18日
【发明者】梁懿 申请人:梁懿