半导体器件及其制作方法
【专利摘要】本发明提供一种半导体器件及其制作方法，所述半导体器件的制作方法，至少包括：提供第一半导体基片；在所述第一半导体基片的上表面形成三五族化合物层；在所述三五族化合物层中制备三五族半导体器件，所述三五族半导体器件位于所述三五族化合物层的上表面；在所述三五族化合物层的上表面键合第二半导体基片；利用衬底剥离的工艺剥离所述第一半导体基片，以露出所述三五族化合物层的下表面；利用离子注入工艺从所述三五族化合物层下表面注入强电负性离子。本发明的技术方案阻断了器件从作为衬底的第一半导体基片漏电的通道，可以提高器件的耐压。
【专利说明】半导体器件及其制作方法
【技术领域】
[0001]本发明涉及一种半导体技术，特别是涉及一种半导体器件及其制作方法。
【背景技术】
[0002]—般的，传统技术中的异质结场效应晶体管(HEMT)如图1所示，包括形成在硅衬底100上的第一半导体层200、第二半导体层400、源极320、漏极310和栅极330。所述第一半导体层200和所述第二半导体层400构成异质结，所述异质结界面处存在二维电子气。所述源极310、漏极320和栅极330为金属，所述源极310、漏极320位于所述第二半导体层400两端，并与所述第一半导体层200构成欧姆接触，所述栅极330位于所述第二半导体层400上，与所述第二半导体层400构成肖特基接触。异质结场效应晶体管工作时，通过控制栅极330下的肖特基势垒来控制所述二维电子气的浓度，从而实现对电流的控制。所述第一半导体层200和所述第二半导体层400为三五族化合物层。一般的，第一半导体层200一般为GaN，所述第二半导体层400 —般为AlGaN，两者构成AlGaN/GaN异质结。
[0003]由于直接生产三五族化合物衬底很困难，目前基于异质结场效应晶体管的制作工艺中，一般采用将三五族化合物层生长在衬底基片上，再在所述氮化镓外延层上制作电子器件的方式。这些衬底基片的材质有S1、SiC、蓝宝石(Sapphire)或GaN (Bulk GaN)等。
[0004]其中，由于氮化镓生长在硅衬底具有大尺寸，低成本等优势，特别适用于功率电子器件应用。然而，相较于SiC、蓝宝石(Sapphire)或GaN (Bulk GaN),娃衬底特别是低阻娃衬底具有电阻率低、漏电高的特点。故当氮化镓外延层生长在硅衬底上时，在其上制备的高电子迁移率晶体管(HEMT)，肖特基二极管(SBD)等横向器件会因流过硅衬底的纵向漏电而不能具有很高的击穿电压。因而，目前，超高压O2000V)氮化镓功率电子器件主要集中在将GaN外延层生长在SiC衬底或将GaN生长在蓝宝石衬底上的方式，还没有将GaN外延层生长在Si上应用，限制了氮化镓功率电子器件的推广。
[0005]为了解决这个问题，美国HRL实验室提出了背面电极的方法，如图2所示。在此器件漂移区下的硅衬底被刻穿，并在背面刻穿的区域淀积背面金属电极连接至源极，物理上隔绝了硅衬底漏电的通道。然而，此背面电极同时也引入了从背面电极到漏极的纵向漏电通道，客观上导电良好的背面电极代替了半导电的硅衬底，其器件的击穿电压本质上并不能高于普通基于Si衬底的GaN外延层的纵向击穿电压。
【发明内容】
[0006]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体器件及其制作方法，用于解决现有技术中不能在硅衬底上形成三五族半导体器件的问题。
[0007]为实现上述目的及其他相关目的，本发明提供一种半导体器件的制作方法，至少包括:
[0008]提供第一半导体基片；
[0009]在所述第一半导体基片的上表面形成三五族化合物层；[0010]在所述三五族化合物层中制备三五族半导体器件，所述三五族半导体器件位于所述三五族化合物层的上表面；
[0011]在所述三五族化合物层的上表面键合第二半导体基片；
[0012]利用衬底剥离的工艺剥离所述第一半导体基片，以露出所述三五族化合物层的下表面；
[0013]利用离子注入工艺从所述三五族化合物层下表面注入强电负性离子。
[0014]优选的，所述利用离子注入工艺从所述三五族化合物层下表面注入强电负性离子的步骤之后还包括步骤:在所述三五族化合物层的下表面形成保护层。
[0015]优选的，在所述三五族化合物层的下表面形成保护层之后，还包括步骤:
[0016]利用光刻和刻蚀工艺对所述保护层和所述三五族化合物层进行刻蚀，形成连接到所述三五族半导体器件的通孔；
[0017]在所述通孔中填充金属，以形成所述三五族半导体器件的电极。
[0018]优选的，所述离子注入工艺中注入离子的元素为0或F，注入剂量为lelScnT3?le20cnT3,注入能量大于等于50keV。
[0019]优选的，所述在所述第一半导体基片的上表面形成三五族化合物层的步骤包括:
[0020]利用沉积工艺在所述第一半导体基片上形成GaN层；
[0021 ] 利用沉积工艺在所述GaN层上形成AlGaN层或利用沉积工艺在所述GaN层上形成InAlN 层。
[0022]优选的，所述在所述三五族化合物层中制备三五族半导体器件的步骤之后，在所述三五族化合物层的上表面键合第二半导体基片之前，还包括在所述三五族半导体器件上形成金属场板的步骤。
[0023]优选的，所述三五族半导体器件为异质结场效应管和肖特基二极管。
[0024]优选的，所述第一半导体基片为Si衬底。
[0025]优选的，所述第二半导体基片为Si衬底、SiC衬底、蓝宝石衬底，Glass衬底(玻璃衬底)或GaN衬底。
[0026]相应的，本发明的技术方案还提供了一种半导体器件，所述半导体器件至少包括:
[0027]三五族化合物层，所述三五族化合物层的上表面形成有三五族半导体器件，所述三五族化合物层的下表面，所述三五族化合物层下表面被注入有强电负性离子；
[0028]第二半导体基片，位于所述三五族化合物层的上表面。
[0029]优选的，所述三五族化合物层的下表面还形成有保护层。
[0030]优选的，所述半导体器件中还形成有贯穿所述保护层和所述三五族化合物层的通孔；
[0031]所述通孔中填充有金属，适于作为所述三五族半导体器件的电极。
[0032]优选的，所述强电负性离子的元素为0或F，深度为
[0033]优选的，所述三五族化合物层包括:GaN层和位于所述GaN层上的AlGaN层或位于所述GaN层上的InAlN层。
[0034]优选的，所述三五族半导体器件上还形成有金属场板。
[0035]优选的，所述三五族半导体器件为异质结场效应管和肖特基二极管。[0036]优选的，所述第二半导体基片为Si衬底、SiC衬底、蓝宝石衬底，Glass衬底(玻璃衬底)或GaN衬底。
[0037]如上所述，本发明的半导体器件及其制作方法，具有以下有益效果:
[0038]相较于传统娃基氮化镓电子器件,本发明的技术方案米取将娃衬底剥离的方式，因阻断了器件从衬底漏电的通道，固所述器件的击穿电压不会受到硅衬底纵向击穿的限制，可以实现大于两千伏特的耐压。同时，在实现超高耐压的同时并没有牺牲器件开启时的导通特性，具有与传统GaN-on-Si器件相当的载流能力，是一种低成本高可靠性的在GaN-on-Si材料上形成超高耐压器件的方法。同时在氮化镓电子器件的顶端可以选择键合多种材料做为顶端衬底，如Si, SiC, Sapphire, Glass或Bulk GaN,固其可以在器件性能及器件成本中灵活选择。运用衬底剥离的技术，可以在同一片硅基氮化镓晶片上集成HEMT，SBD等功率电子器件以组成功率电子模块。
【专利附图】
【附图说明】
[0039]图1显示为传统技术中的异质结场效应晶体管的结构示意图。
[0040]图2显示为传统技术中的在硅衬底上的异质结场效应晶体管形成背面电极的示意图。
[0041]图3显示为本发明的技术方案中提供的半导体器件的制作方法的流程图。
[0042]图4至图16显示为实施例一中提供的形成场效应晶体管的示意图。
[0043]图17至图29显示为实施例二中提供的形成肖特基二极管的示意图。
[0044]图30至图34显示为对本发明的技术方案中提供的半导体器件进行器件性能模拟的示意图。
[0045]元件标号说明
[0046]100硅衬底
[0047]200第一半导体层
[0048]201二维电子气
[0049]310漏极
[0050]320源极
[0051]330栅极
[0052]400第二半导体层
[0053]11AlGaN 层
[0054]12GaN 层
[0055]13第一半导体基片
[0056]14源极
[0057]15漏极
[0058]16栅介质层
[0059]17栅电极层
[0060]18第一钝化层
[0061]19金属场板
[0062]20第二钝 化层[0063]21键合层
[0064]22第二半导体基片
[0065]23强电负性离子
[0066]24保护层
[0067]34负电极
[0068]37正电极
[0069]SlO ~S60步骤
【具体实施方式】
[0070]为了便于说明，先对本说明书涉及到的词汇进行诠释。本说明书中，相关词汇的含义以此处诠释为准。
[0071]三五族化合物半导体:为三族元素和五族元素组合成的化合物的半导体。如Ga、In、Al等属于三族元素;As、N等属于五族元素。比如GaN、AIN、InN、GaAs> AlAs等都属于三五族化合物半导体。
[0072]本发明的技术方案提供了一种新的半导体器件的制作方法，可实现将三五族半导体器件形成在基于生长在娃衬底上的氮化镓外延层上。相应的，本发明的技术方案也提供了所述制作方法制备的半导体器件，对应于传统的传统硅基氮化镓电子器件中的HEMT，本实施例中将本发明的技术方案提供的新的半导体器件称之为SLHEMT，对应于传统的SBD，本实施例中将本发明的技术方案中提供的新的半导体器件称之为SLSBD。
[0073]相较于传统娃基氮化镓电子器件，本发明的技术方案米取将娃衬底剥离的方式，因阻断了器件从衬底漏电的通道，固所述器件的击穿电压不会受到硅衬底纵向击穿的限制，可以实现大于两千伏特的耐压。同时，在实现超高耐压的同时并没有牺牲器件开启时的导通特性，具有与传统GaN-on-Si器件相当的载流能力，是一种低成本高可靠性的在GaN-on-Si材料上形成超高耐压器件的方法。同时在氮化镓电子器件的顶端可以选择键合多种材料做为顶端衬底，如Si, SiC, Sapphire, Glass或Bulk GaN,固其可以在器件性能及器件成本中灵活选择。运用衬底剥离的技术，可以在同一片硅基氮化镓晶片上集成HEMT，SBD等功率电子器件以组成功率电子模块。
[0074]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0075]请参阅图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0076]本实施例中提供的所述半导体器件的制作方法至少包括:
[0077]首先，执行步骤SlO:提供第一半导体基片；
[0078]接下来，执行步骤S20:在所述第一半导体基片的上表面形成三五族化合物层；
[0079]接下来，执行步骤S30:在所述三五族化合物层中制备三五族半导体器件，所述三五族半导体器件位于所述三五族化合物层的上表面；
[0080]接下来，执行步骤S40:在所述三五族化合物层的上表面键合第二半导体基片；
[0081]接下来，执行步骤S50:利用衬底剥离的工艺剥离所述第一半导体基片，以露出所述三五族化合物层的下表面；
[0082]接下来，执行步骤S60:利用离子注入工艺从所述三五族化合物层下表面注入强电负性离子。
[0083]其中，衬底剥离的工艺剥离所述第一半导体基片以后，再在三五族化合物层的下表面注入强电负性离子，会给三五族化合物层的下表面引入固定的负电荷，从而补偿掉氮化镓自发激化的影响，形成一层高电子势垒的背面隔离层，有效隔绝流过三五族化合物层的纵向漏电，从而本发明的技术方案中提供的半导体器件获得较高的击穿电压，实现了基于硅衬底的三五族半导体器件的生产。
[0084]相应的，本发明的技术方案还提供了上述制作方法形成的半导体器件，所述半导体器件至少包括:
[0085]三五族化合物层，所述三五族化合物层的上表面形成有三五族半导体器件，所述三五族化合物层的下表面，所述三五族化合物层下表面被注入有强电负性离子；
[0086]第二半导体基片，位于所述三五族化合物层的上表面。
[0087]具体的，以下以两个实施例来详细阐述本发明提供的技术方案的情况。
[0088]实施例一
[0089]本实施例中，以在所述三五族化合物层中形成三五族化合物的场效应晶体管(HEMT)为例。
[0090]首先，结合图3所示，参考图4，提供硅衬底13，所述硅衬底13表面形成有三五族化合物层。
[0091]所述娃衬底13包括位于第一表面和与之相对应的第二表面。所述第一表面为上表面。
[0092]所述三五族化合物层形成在所述硅衬底13的第一表面。本实施例中，所述三五族化合物层包括AlGaN层11和GaN层12，两者构成AlGaN/GaN异质结。本领域技术人员能够了解的是，AlGaN/GaN异质结是目前制作HEMT的最重要和最基本的材料体系。其中，由于三五族化合物具有较大的压电系数(AlN和GaN的压电系数为8.9和8.5 )，同时，AlN和GaN之间的晶格失配为2.5%，大的压电系数和晶格失配使得在GaN和AlGaN层之间有一个很强的压电激化效应。另一方面，三五族化合物具有低对称的晶体结构，这使得在AlGaN层中还存在着很强的自发激化效应。自发激化效应和压电激化效应是互相增强的，这使得AlGaN层中的激化强度可达到MV/cm数量级。另外，由于AlGaN/GaN异质结构界面处大的导带不连续性，提供一个很深的量子阱和很高浓度的2DEG，它比传统的AlGaAs/GaAs体系高出一个数量级。
[0093]在其它实施方式中，所述三五族化合物层还可以为其它的三五族化合物层和三五族化合物层的组合。比如GaN层和GaN层上的InAlN层。
[0094]所述三五族化合物层的形成方式为沉积。
[0095]接下来，结合图3所示，参考图5，利用刻蚀工艺在所述AlGaN层11和GaN层12中形成开口。所述开口的位置为所述HEMT的源极和漏极的位置。[0096]本实施例中，所述刻蚀工艺包括，在所述AlGaN层11上形成光刻胶层，经过曝光显影，在所述光刻胶层上形成源极和漏极的光刻胶图形，然后利用具有源极和漏极的光刻胶图形的光刻胶作为掩膜，采用Cl2Ar作为刻蚀气体，进行感应耦合等离子体进行干法刻蚀，在所述AlGaN层11和GaN层12中形成开口。
[0097]接下来，结合图3所示，参考图6，在所述开口中形成金属，以与所述GaN层12构成欧姆接触，形成所述HEMT的源极14和漏极15。其中，所述金属为高功函数金属，一般为N1、Pt、T1、Au等金属或者金属组合物。
[0098]接下来，结合图3所示，参考图7，在所述源极14和漏极15之间的GaN层12上形成所述HEMT的栅极。所述栅极包括栅介质层16和栅电极层17。所述栅极和GaN层12构成肖特基接触。所述栅电极层17的材质为T1、Au、Pd、N1、Cr或Pt等金属或者金属组合物。栅介质层16可为Al203、Hf02*SiN等。
[0099]接下来，结合图3所示，参考图8，在所述AlGaN层11和所述栅电极层17上形成第一钝化层18,所述第一钝化层18的材质为氧化娃、硼磷娃玻璃、氮化娃等。形成方式可以为沉积或者回流。所述第一钝化层18暴露出所述源极14和漏极15。所述第一钝化层18的作用为保护AlGaN层表面，减少表面缺陷电荷。
[0100]接下来，结合图3所示，参考图9，形成所述HEMT的金属场板19。所述金属场板19包括从源极14表面引出，跨过栅极覆盖在栅极与漏极15之间的第一钝化层18上。所述金属场板19能够平整栅漏间电场分布的作用，结合所述第一钝化层18提高器件稳定性及耐压能力。金属场板材质可为T1、Al、N1、Au等金属或者金属组合物。与娃器件中的金属场板原理类似，金属场板19可以将源极偏压引入到钝化层上方，以平整钝化层下方的导电沟道里的电场分布。
[0101]接下来，结合图3所示，参考图10，在所述第一钝化层18、所述金属场板19、源极14和漏极15上形成平坦的第二钝化层20。所述第二钝化层20的材质为氧化硅、硼磷硅玻璃、氮化硅等。形成方式可以为先通过沉积或者回流。所述第二钝化层20能够填平所述第一钝化层18、所述金属场板19、源极14和漏极15表面的凹凸不平，并且起到保护作用。
[0102]接下来，结合图3所示，参考图11，在所述第二钝化层20的上表面键合第二半导体基片22 ；
[0103]所述第二半导体基片22可以为Si, SiC, Sapphire,Glass或Bulk GaN等衬底。本实施例中，所述第二半导体基片22为Si衬底。
[0104]具体的，本步骤中，所述第二钝化层20的上表面键合第二半导体基片22的工艺包括:通过金属或氧化层淀积的方法在第二钝化层20上形成键合层21，再通过键合层21将第二半导体基片22与第二钝化层20通过金属键合或氧化层键合等方法键合起来。采用所述金属键合工艺时，所述键合层21可以为Au-Sn、Au-Au。采用所述氧化层键合工艺时，所述键合层21可以为氧化硅。
[0105]接下来，结合图3所示，参考图12，利用衬底剥离的工艺剥离所述第一半导体基片13。
[0106]接下来，结合图3所示，参考图13，然后利用离子注入工艺从所述三五族化合物层下表面注入强电负性离子23;
[0107]所述离子注入工艺中注入离子的元素为0或F，注入剂量为lel8cnT3?le20cnT3，注入能量大于等于50keV。
[0108]这些氟或氧离子会给GaN背面引入固定的负电荷，从而补偿掉GaN自发激化的影响，形成一层高电子势垒的背面隔离层。这样能有效隔绝流过GaN背面的纵向漏电，从而获得高的击穿电压。
[0109]接下来，结合图3所示，参考图14，在所述三五族化合物层的下表面形成保护层24。所述保护层24可以为氧化硅、硼磷硅玻璃、氮化硅等。形成方式可以为沉积或者回流。
[0110]接下来，结合图3所示，参考图15，利用光刻和刻蚀工艺对所述保护层和所述三五族化合物层进行刻蚀，形成连接到所述三五族半导体器件的通孔；
[0111]接下来，结合图3所示，参考图16，在所述通孔中填充金属，以形成所述三五族半导体器件的电极。
[0112]经过上述工艺，即形成本实施例提供的三五族化合物的场效应晶体管(SLHEMT)，包括:三五族化合物层，所述三五族化合物层的上表面形成有的场效应晶体管(HEMT)，所述三五族化合物层的下表面，所述三五族化合物层下表面被注入有强电负性离子23 ;所述强电负性离子23的元素为0或F,深度为
[0113]所述三五族化合物层包括:GaN层和位于所述GaN层上的AlGaN层或位于所述GaN层上的InAlN层。所述第二半导体基片22，位于所述三五族化合物层的上表面。所述三五族化合物层的下表面还形成有保护层24。
[0114]所述半导体器件中还形成有贯穿所述保护层24和所述三五族化合物层的通孔，所述通孔中填充有金属，适于作为所述三五族半导体器件的电极。
[0115]另外，所述三五族半导体器件上还形成有金属场板19。
[0116]所述三五族半导体器件为异质结场效应管(HEMT)。
[0117]所述第二半导体基片22为Si衬底、SiC衬底、蓝宝石衬底，Glass衬底(玻璃衬底)或GaN衬底。
[0118]实施例二
[0119]本实施例中，以在所述三五族化合物层中形成肖特基二极管(SBD)为例。
[0120]首先，类似实施例一，结合图3所示，参考图17，提供硅衬底13，所述硅衬底13上形成有三五族化合物层。所述三五族化合物层形成在所述硅衬底13的第一表面。本实施例中，所述三五族化合物层包括AlGaN层11和GaN层12，在其它实施方式中，所述三五族化合物层还可以为其它的三五族化合物和三五族化合物层的组合。比如GaN层和上GaN层上的InAlN层。
[0121]接下来，类似实施例一，结合图3所示，参考图18，利用刻蚀工艺在所述AlGaN层11和GaN层12中形成开口。所述开口的位置为所述SBD的电极。
[0122]接下来，类似实施例一，结合图3所示，参考图19，在所述开口中形成金属，以与所述GaN层12构成欧姆接触，形成所述SBD的负电极34。
[0123]接下来，类似实施例一，结合图3所示，参考图20，在远离所述负电极34的一端的GaN层12上形成金属，以与所述GaN层12构成肖特基接触，形成所述SBD的正电极37。
[0124]接下来，类似实施例一，结合图3所示，参考图21，在所述GaN层12上形成第一钝化层18。所述第一钝化层18的两端还部分覆盖所述SBD的负电极34和正电极37。
[0125]接下来，类似实施例一，结合图3所示，参考图22，在所述第一钝化层18未覆盖到的SBD的负电极34和靠近负电极34的GaN层上形成负电极34的金属场板19，以及在所述第一钝化层18未覆盖到的SBD正电极37和靠近正电极37的GaN层上形成正电极37的金属场板19。
[0126]接下来，类似实施例一，结合图3所示，参考图23，在所述第一钝化层18、所述金属场板19、负电极34和正电极37上形成平坦的第二钝化层20。所述第二钝化层20的材质为氧化硅、硼磷硅玻璃、氮化硅等。形成方式可以为先通过沉积或者回流。所述第二钝化层20能够填平所述第一钝化层18、所述金属场板19、源极14和漏极15表面的凹凸不平，并且起到保护作用。
[0127]接下来，类似实施例一，结合图3所示，参考图24，在所述第二钝化层20的上表面键合第二半导体基片22 ；
[0128]所述第二半导体基片22可以为S1、SiC、Sapphire、Glass或Bulk GaN等衬底。本实施例中，所述第二半导体基片22为Si衬底。
[0129]具体的，本步骤中，所述第二钝化层20的通过金属或氧化层淀积的方法在第二钝化层20上形成键合层21，再通过键合层21将第二半导体基片22与第二钝化层20通过金属键合或氧化层键合等方法键合起来。
[0130]接下来，类似实施例一，结合图3所示，参考图25，利用衬底剥离的工艺剥离所述第一半导体基片，以露出所述三五族化合物层的下表面；
[0131]接下来，类似实施例一，结合图3所示，参考图26，利用离子注入工艺从所述三五族化合物层下表面注入强电负性离子23 ；
[0132]所述离子注入工艺中注入离子的元素为0或F，注入剂量为lel8cm_3?le20cm_3,注入能量大于等于50keV。
[0133]这些氟或氧离子会给GaN背面引入固定的负电荷，从而补偿掉GaN自发激化的影响，形成一层高电子势垒的背面隔离层。这样能有效隔绝流过GaN背面的纵向漏电，从而获得高的击穿电压。
[0134]接下来，类似实施例一，结合图3所示，参考图27，在所述三五族化合物层的下表面形成保护层24。所述保护层24可以为氧化硅、硼磷硅玻璃、氮化硅等。形成方式可以为沉积或者回流。
[0135]接下来，类似实施例一，结合图3所示，参考图28，利用光刻和刻蚀工艺对所述保护层和所述三五族化合物层进行刻蚀，形成连接到所述三五族半导体器件的通孔；
[0136]接下来，类似实施例一，结合图3所示，参考图29，在所述通孔中填充金属，以形成所述三五族半导体器件的电极；
[0137]经过上述工艺，即形成本实施例提供的三五族半导体器件的肖特基二极管(SLSBD)，包括:三五族化合物层，所述三五族化合物层的上表面形成有的肖特基二极管(SBD)，所述三五族化合物层的下表面，所述三五族化合物层下表面被注入有强电负性离子。
[0138]所述三五族化合物层包括:GaN层和位于所述GaN层上的AlGaN层或位于所述GaN层上的InAlN层。所述第二半导体基片22，位于所述三五族化合物层的上表面。所述三五族化合物层的下表面还形成有保护层24。
[0139]所述半导体器件中还形成有贯穿所述保护层24和所述三五族化合物层的通孔，所述通孔中填充有金属，适于作为所述三五族半导体器件的电极。
[0140]另外，所述三五族半导体器件上还形成有金属场板19。
[0141]所述三五族半导体器件为肖特基二极管(SBD )。
[0142]所述第二半导体基片22为Si衬底、SiC衬底、蓝宝石衬底，Glass衬底(玻璃衬底)或GaN衬底。
[0143]另外，发明人为了验证SLHEMT和SLSBD的器件性能，使用Synopsys SentaurusTCAD软件对衬底剥离但不注入强电负性离子的器件和SLHEMT/SLSBD进行了对比模拟，具体情况如下:
[0144]1.模型结构
[0145]各层组成:
[0146]钝化层的材质为SiN，厚度为200nm ；
[0147]GaN 层包括 GaN cap 层和 GaN buffer 层，GaN cap 层的厚度为 4nm ;GaN buffer 层的厚度为3iim。
[0148]AlGaN 层厚度为 20nm ；
[0149]在GaN buffer的背面，SLHEMT/SLSBD具有200nm的强电负性离子注入层。
[0150]2.模拟结果
[0151]图30所示为进行衬底剥离且注入强电负性离子SLSBD的关断漏电特性(Off-state 1-V)示意图，图中，横坐标为二极管正负极偏压Va，单位为kV ;纵坐标为二极管电流Ia，单位为A/mm。其中包括以下几种不同的情况的BISDB:沟道长度为lOym，模拟所得器件击穿电压为1.4kV ；;沟道长度为20 ym，模拟所得器件击穿电压为4.1kV ;沟道长度为30 u m，模拟所得器件击穿电压为7.1kV ;沟道长度为40 u m，模拟所得器件击穿电压为
9.9kV ;沟道长度为50 u m，模拟所得器件击穿电压为12.8kV。
[0152]图31所示为进行衬底剥离且注入强电负性离子SLHEMT的关断漏电特性(Off-state 1-V)的示意图。图中,横坐标为漏源偏压Vds,单位为kV ;纵坐标为关断漏电ID,单位为A/mm。其中包括以下几种不同的情况的SLHEMT:沟道长度为10 y m，模拟所得器件击穿电压为1.4kV ;沟道长度为20 iim，模拟所得器件击穿电压为4.2kV ;沟道长度为30 y m，模拟所得器件击穿电压为7.1kV ;沟道长度为40 u m,模拟所得器件击穿电压为9.9kV ;沟道长度为50 u m，模拟所得器件击穿电压为12.8kV。
[0153]图30和图31中可见，在进行了衬底剥离和强电负性离子注入隔离以后，SLSBD和SLHEMT的击穿电压随沟道长度的增长而增大，不受GaN-on-Si晶片纵向击穿电压的限制(其中，晶片纵向击穿电压由GaN buffer层厚度限制，此处为3 iim)。在沟道长度为50微米时，其击穿电压可以大于一万伏特。
[0154]图32所示为进行衬底剥离后，注入强电负性离子和不注入强电负性离子SLSBD的关断漏电(Off-state 1-V)的比较图。图中，横坐标为二极管正负极偏压Va，单位为kV ;纵坐标为二极管电流Ia，单位为A/mm。其中包括以下几种不同的情况的SLSDB:沟道长度为10 u m,不注入强电负性离子注入，模拟所得器件击穿电压为800V ;沟道长度为10 u m,注入强电负性离子，模拟所得器件击穿电压为1.4kV;沟道长度为50 ym，不注入强电负性离子注入，模拟所得器件击穿电压为800V ;沟道长度为50 ym，注入强电负性离子，模拟所得器件击芽电压为12.8kV。[0155]图33所示为进行衬底剥离后，注入强电负性离子和不注入强电负性离子SLHEMT的关断漏电(Off-state 1-V)的比较图。图中，横坐标为漏源偏压Vds,单位为kV ;纵坐标为关断漏电ID，单位为A/mm。其中包括以下几种不同的情况的BISDB:沟道长度为lOym，不注入强电负性离子注入，模拟所得器件击穿电压为800V ;沟道长度为IOy m，注入强电负性离子，模拟所得器件击穿电压为1.4kV;沟道长度为50 ym，不注入强电负性离子注入，模拟所得器件击穿电压为800V ;沟道长度为50i!m，注入强电负性离子，模拟所得器件击穿电压为 12.8kV。
[0156]图32和图33中可见，若只是进行了衬底剥离而不做强电负性离子注入隔离，不论是SBD还是HEMT器件的击穿电压都会受到GaN-on-Si晶片纵向击穿的影响，不论沟道怎样增长，其击穿电压都被限制在800V左右。
[0157]图34为进行衬底剥离后，注入强电负性离子和不注入强电负性离子的GaN异质结的导带图。在GaN-on-Si外延结构上，当做完衬底剥离从而暴露了 GaN buffer层以后，因为氮化镓材料独有的自发激化特性，其在GaN buffer层背面会产生正的激化电荷，从而拉低GaN背面的导带，形成一背面沟道。这样在器件工作时，此背面沟道会帮助流过纵向漏电，形成类似于低阻硅衬底的效果。所以，只是做完衬底剥离，即使是去掉了硅衬底，但因为氮化镓自发激化的原因仍然不能隔绝掉纵向漏电，对器件击穿电压没有帮助。
[0158]但当在背面注入强电负性离子以后，这些离子会给GaN背面引入固定的负电荷，从而补偿掉氮化镓自发激化的影响，形成一层高电子势垒的背面隔离层。这样能有效隔绝流过GaN背面的纵向漏电，从而获得高的击穿电压。
[0159]综上所述，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0160]上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属【技术领域】中具有·通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
【权利要求】
1.一种半导体器件的制作方法，其特征在于，所述半导体器件的制作方法至少包括: 提供第一半导体基片； 在所述第一半导体基片的上表面形成三五族化合物层； 在所述三五族化合物层中制备三五族半导体器件，所述三五族半导体器件位于所述三五族化合物层的上表面； 在所述三五族化合物层的上表面键合第二半导体基片； 利用衬底剥离的工艺剥离所述第一半导体基片，以露出所述三五族化合物层的下表面； 利用离子注入工艺从所述三五族化合物层下表面注入强电负性离子。
2.根据权利要求1所述的半导体器件的制作方法，其特征在于:所述利用离子注入工艺从所述三五族化合物层下表面注入强电负性离子的步骤之后还包括步骤:在所述三五族化合物层的下表面形成保护层。
3.根据权利要求2所述的半导体器件的制作方法，其特征在于:在所述三五族化合物层的下表面形成保护层之后，还包括步骤: 利用光刻和刻蚀工 艺对所述保护层和所述三五族化合物层进行刻蚀，形成连接到所述三五族半导体器件的通孔； 在所述通孔中填充金属，以形成所述三五族半导体器件的电极。
4.根据权利要求1所述的半导体器件的制作方法，其特征在于:所述离子注入工艺中注入离子的元素为O或F,注入剂量为lel8cm_3~le20cm_3,注入能量大于等于50keV。
5.根据权利要求1所述的半导体器件的制作方法，其特征在于:在所述第一半导体基片的上表面形成三五族化合物层的步骤包括: 利用沉积工艺在所述第一半导体基片上形成GaN层； 利用沉积工艺在所述GaN层上形成AlGaN层或利用沉积工艺在所述GaN层上形成InAlN 层。
6.根据权利要求1所述的半导体器件的制作方法，其特征在于:在所述三五族化合物层中制备三五族半导体器件的步骤之后，在所述三五族化合物层的上表面键合第二半导体基片之前，还包括在所述三五族半导体器件上形成金属场板的步骤。
7.根据权利要求1所述的半导体器件的制作方法，其特征在于:所述三五族半导体器件为异质结场效应管和肖特基二极管。
8.根据权利要求1所述的半导体器件的制作方法，其特征在于:所述第一半导体基片为Si衬底。
9.根据权利要求1所述的半导体器件的制作方法，其特征在于:所述第二半导体基片为Si衬底、SiC衬底、蓝宝石衬底、玻璃衬底或GaN衬底。
10.一种半导体器件，其特征在于，所述半导体器件至少包括: 三五族化合物层，所述三五族化合物层的上表面形成有三五族半导体器件，所述三五族化合物层的下表面，所述三五族化合物层下表面被注入有强电负性离子； 第二半导体基片，位于所述三五族化合物层的上表面。
11.根据权利要求10所述的半导体器件，其特征在于:所述三五族化合物层的下表面还形成有保护层。
12.根据权利要求10所述的半导体器件，其特征在于:所述半导体器件中还形成有贯穿所述保护层和所述三五族化合物层的通孔； 所述通孔中填充有金属，适于作为所述三五族半导体器件的电极。
13.根据权利要求10所述的半导体器件，其特征在于:所述强电负性离子的元素为O或F,深度为I u m~2 u m。
14.根据权利要求10所述的半导体器件，其特征在于:所述三五族化合物层包括:GaN层和位于所述GaN层上的AlGaN层或位于所述GaN层上的InAlN层。
15.根据权利要求10所述的半导体器件，其特征在于:所述三五族半导体器件上还形成有金属场板。
16.根据权利要求10所述的半导体器件，其特征在于:所述三五族半导体器件为异质结场效应管和肖特基二极管。
17.根据权利要求10所述的半导体器件，其特征在于:所述第二半导体基片为Si衬底、SiC衬底、蓝宝石衬底、玻璃衬底或GaN衬底。
【文档编号】H01L21/329GK103578985SQ201310532887
【公开日】2014年2月12日 申请日期:2013年11月1日 优先权日:2013年11月1日
【发明者】袁理 申请人:中航（重庆）微电子有限公司