薄膜晶体管、阵列基板及其制备方法、显示装置制造方法
【专利摘要】本发明提供一种薄膜晶体管、阵列基板及其制备方法、显示装置，涉及显示【技术领域】。所述薄膜晶体管的制备方法包括：通过一次构图工艺形成包括源电极、漏电极和有源层的图形，其中，所述源电极、漏电极和有源层同层设置，所述有源层位于所述源电极、所述漏电极之间。本发明的薄膜晶体管、阵列基板的制备工艺流程简单。
【专利说明】薄膜晶体管、阵列基板及其制备方法、显示装置【技术领域】
[0001]本发明涉及显示【技术领域】，尤其涉及一种薄膜晶体管(TFT)及其制备方法、包括该薄膜晶体管的阵列基板及其制备方法，以及包括该阵列基板的显示装置。
【背景技术】
[0002]目前，以液晶显示装置(IXD)和有机发光二极管显示装置(OLED)为代表的平板显示器向着大尺寸、高分辨的方向发展，薄膜晶体管(TFT)作为平板显示行业的关键控制部件，其性能显得更加重要。与非晶硅TFT相比，氧化物(Oxide) TFT的载流子迁移率高达10cm2/Vs，是前者的10倍左右；氧化物TFT可通过溅射(Sputter)工艺制备，导入时改变其靶材的材料即可,无需改变现有的生产线。
[0003]对于底栅型的氧化物薄膜晶体管，一般采用以下制备方法。
[0004]如图1所示为现有技术中的OLED阵列基板的底栅型薄膜晶体管的制备方法的一流程示意图，OLED阵列基板的每个像素单元包括两个薄膜晶体管，Switching (开关)TFT和Driving (驱动)TFT,其中Switching TFT的漏电极需要与Driving TFT的栅电极电连接，OLED阵列基板的底栅型薄膜晶体管的制备方法包括7次构图工艺，即使用7次掩膜板(mask):
[0005]步骤Sll:在衬底基板101上形成Switching TFT的栅电极102以及Driving TFT的栅电极102’，并在栅 电极102和栅电极102’上沉积栅绝缘层(GI) 103 ；
[0006]形成栅电极102和栅电极102’包括:形成栅电极层薄膜，通过一次构图工艺(IMask)形成包括栅电极102和栅电极102’的图形。
[0007]步骤S12:在栅绝缘层103上形成有源层104，有源层的材质可以为铟镓锌氧化物(IGZO)；
[0008]形成有源层104包括:形成有源层薄膜，通过一次构图工艺(2Mask)形成包括有源层的图形。
[0009]步骤S13:在有源层104上形成刻蚀阻挡层(Etch Stop Layer, ESL) 105。
[0010]形成刻蚀阻挡层105包括:形成刻蚀阻挡层薄膜，通过一次构图工艺(3Mask)形成包括刻蚀阻挡层105的图形。
[0011]步骤S14:在Driving TFT的栅电极上方的栅绝缘层103上形成用于连接DrivingTFT的栅电极102’及后续形成的Switching TFT的漏电极的开口 ；
[0012]形成该开口包括:通过一次构图工艺(4Mask)形成包括该开口的栅绝缘层图形。
[0013]步骤S15:在完成上述步骤的基板上形成源电极1061、漏电极1062 ；
[0014]形成源电极1061和漏电极1062包括:形成源漏层薄膜，通过一次构图工艺(5Mask)形成包括源电极1061和漏电极1062的图形。
[0015]步骤S16:沉积保护层(PVX) 107，并在Switch TFT的漏电极1062以及DrivingTFT的栅电极上方的保护层107上形成用于连接Driving TFT的栅电极102’和Switch TFT的漏电极1062的开口 ；[0016]形成该开口包括:通过一次构图工艺(6Mask)形成包括该开口的保护层的图形。
[0017]步骤S17:在保护层107上形成导电图形108，导电图形的材质可以为铟锡氧化物(ITO)0
[0018]形成导电图形108包括:形成透明导电薄膜，通过一次构图工艺(7Mask)形成包括导电图形108的图形。
[0019]如图2所示为现有技术中的OLED阵列基板的底栅型薄膜晶体管的制备方法的另一流程示意图，所述方法包括6次构图工艺，即使用6次掩膜板(mask):
[0020]步骤S21:在衬底基板201形成Switching TFT的栅电极202以及DrivingTFT的栅电极202’，并在栅电极202和栅电极202’上沉积栅绝缘层(GI) 203 ；
[0021]形成栅电极202和栅电极202’包括:形成栅电极层薄膜，通过一次构图工艺(IMask)形成包括栅电极202和栅电极202’的图形。
[0022]步骤S22:在栅绝缘层203上形成有源层204 ；
[0023]形成有源层204包括:形成有源层薄膜，通过一次构图工艺(2Mask)形成包括有源层的图形。
[0024]步骤S23:在有源层204上形成刻蚀阻挡层205。
[0025]形成刻蚀阻挡层205包括:形成刻蚀阻挡层薄膜，通过一次构图工艺(3Mask)形成包括刻蚀阻挡层205的图形。
[0026]步骤S24:形成源电极2061和漏电极2062 ；
[0027]形成源电极2061和漏电极2062包括:形成源漏层薄膜，通过一次构图工艺(4Mask)形成包括源电极2061和漏电极2062的图形。
[0028]步骤S25:形成保护层207，并对保护层207上进行过孔刻蚀，利用干刻工艺采用的气氛环境对不同金属的不同刻蚀比，在保证Switching TFT的漏电极(Drain) 2062的金属未被刻蚀掉的前提下，将Driving TFT的栅电极202’上的栅绝缘层203刻蚀干净并形成用于连接Driving TFT的栅电极202’及Switching TFT的漏电极2062的开口 ；
[0029]步骤S26:在保护层207上形成导电图形208。
[0030]形成导电图形208包括:形成透明导电薄膜，通过一次构图工艺(6Mask)形成包括导电图形208的图形。
[0031]上述两个制备方法需要采用6次或7次构图工艺才能完成TFT的制备，工艺流程复杂。
【发明内容】
[0032]有鉴于此，本发明提供一种薄膜晶体管、阵列基板及其制备方法、显示装置，以解决现有的TFT制备工艺流程复杂的问题。
[0033]为解决上述技术问题，本发明提供一种薄膜晶体管的制备方法，所述方法包括:
[0034]通过一次构图工艺形成包括源电极、漏电极和有源层的图形，其中，所述源电极、漏电极和有源层同层设置，所述有源层位于所述源电极、所述漏电极之间。
[0035]优选地，所述通过一次构图工艺形成包括源电极、漏电极和有源层的图形包括:
[0036]形成金属氧化物导体薄膜；
[0037]形成覆盖所述金属氧化物导体薄膜的光刻胶层，采用半曝光技术对所述光刻胶层曝光、显影，形成对应源电极区和漏电极区的光刻胶保留区，对应有源层区的光刻胶半保留区，以及光刻胶去除区；
[0038]刻蚀所述金属氧化物导体薄膜，所述光刻胶去除区的金属氧化物导体薄膜被去除；
[0039]对金属氧化物导体薄膜进行离子注入，有源层区对应的金属氧化物导体薄膜成为半导体，形成有源层；源电极和漏电极上方有光刻胶保护，仍为导体；
[0040]剥离光刻胶，露出源电极、漏电极以及源电极和漏电极之间的有源层。
[0041]优选地，所述通过一次构工艺形成包括源电极、漏电极和有源层的图形包括:
[0042]形成金属氧化物半导体薄膜；
[0043]形成覆盖所述金属氧化物半导体薄膜的光刻胶层，采用半曝光技术对所述光刻胶层曝光、显影，形成对应源电极区和漏电极区的光刻胶半保留区，对应有源层区的光刻胶保留区，以及光刻胶去除区；
[0044]刻蚀所述金属氧化物半导体薄膜，所述光刻胶去除区的金属氧化物半导体薄膜被去除；
[0045]对金属氧化物导体薄膜进行离子注入，源电极区和漏电极区对应的金属氧化物半导体薄膜成为导体，形成源电极和漏电极；有源层上方有光刻胶保护，仍为半导体；
[0046]剥离光刻胶，露出源电极、漏电极以及源电极和漏电极之间的有源层。
[0047]优选地，所述形成金属氧化物导体薄膜之前或者所述形成金属氧化物半导体薄膜之前还包括:
[0048]通过一次构图工艺，在所述衬底基板上形成栅电极的图形；
[0049]在所述栅电极上形成栅绝缘层；
[0050]其中，所述形成金属氧化物导体薄膜或者所述形成金属氧化物半导体薄膜具体为:在所述栅绝缘层上形成金属氧化物导体薄膜或者金属氧化物半导体薄膜。
[0051]本发明还提供一种薄膜晶体管阵列基板的制备方法，所述方法包括:通过一次构图工艺形成包括源电极、漏电极、像素电极和有源层的图形，其中，所述源电极、漏电极、像素电极和有源层同层设置，所述有源层位于所述源电极、所述漏电极之间。
[0052]优选地，所述通过一次构图工艺形成包括源电极、漏电极、像素电极和有源层的图形包括:
[0053]形成金属氧化物导体薄膜；
[0054]形成覆盖所述金属氧化物导体薄膜的光刻胶层，采用半曝光技术对所述光刻胶层曝光、显影，形成对应源电极区、漏电极区和像素电极区的光刻胶保留区，对应有源层区的光刻胶半保留区，以及光刻胶去除区；
[0055]刻蚀所述金属氧化物导体薄膜，所述光刻胶去除区的金属氧化物导体薄膜被去除；
[0056]对金属氧化物导体薄膜进行离子注入，有源层区对应的金属氧化物导体薄膜成为半导体，形成有源层；源电极、漏电极和像素电极上方有光刻胶保护，仍为导体；
[0057]对所述光刻胶层进行曝光、显影及定形，保留源电极区、漏电极区和有源层的光刻胶，形成保护层，去除像素电极区的光刻胶。
[0058]优选地，所述通过一次构工艺形成包括源电极、漏电极和有源层的图形具体包括:
[0059]形成金属氧化物半导体薄膜；
[0060]形成覆盖所述金属氧化物半导体薄膜的光刻胶层，采用半曝光技术对所述光刻胶层曝光、显影，形成对应源电极区、漏电极区和像素电极的光刻胶半保留区，对应有源层区的光刻胶保留区，以及光刻胶去除区；
[0061]刻蚀所述金属氧化物半导体薄膜，所述光刻胶去除区的金属氧化物半导体薄膜被去除；
[0062]对金属氧化物导体薄膜进行离子注入，源电极区、漏电极区和像素电极区对应的金属氧化物半导体薄膜成为导体，形成源电极、漏电极和像素电极；有源层上方有光刻胶保护，仍为半导体；
[0063]对所述光刻胶层进行曝光、显影及定形，保留源电极区、漏电极区和有源层的光刻胶，形成保护层，去除像素电极区的光刻胶。
[0064]优选地，所述形成金属氧化物导体薄膜之前或者所述形成金属氧化物半导体薄膜之前还包括:
[0065]通过一次构图工艺，在所述衬底基板上形成包括栅电极的图形；
[0066]在所述栅电极上形成栅绝缘层；
[0067]其中，所述形成金属氧化物半导体薄膜或者所述形成金属氧化物半导体薄膜具体为:在所述栅绝缘层上形成金属氧化物导体薄膜或者金属氧化物半导体薄膜。
[0068]本发明还提供一种薄膜晶体管，包括栅电极、栅极绝缘层、有源层、源电极和漏电极，所述有源层与所述源电极、所述漏电极同层设置且位于所述源电极、所述漏电极之间。
[0069]优选地，所述有源层的材质为金属氧化物半导体材料，所述源电极、所述漏电极为金属氧化物导体材料。
[0070]优选地，所述有源层通过对所述源电极和所述漏电极之间区域的金属氧化物导体薄膜进行离子注入形成，或者所述源电极、所述漏电极通过对所述有源层两侧区域的金属氧化物半导体薄膜进行离子注入形成。
[0071]本发明还提供一种薄膜晶体管阵列基板，包括栅电极、栅极绝缘层、有源层、源电极、漏电极和像素电极，所述有源层与所述源电极、所述漏电极、所述像素电极同层设置。
[0072]优选地，所述有源层的材质为金属氧化物半导体材料，所述源电极、所述漏电极为金属氧化物导体材料。
[0073]优选地，所述有源层通过对所述源电极和所述漏电极之间区域的金属氧化物导体薄膜进行离子注入形成，或者所述源电极、所述漏电极通过对所述有源层两侧区域的金属氧化物半导体薄膜进行离子注入形成。
[0074]优选地，所述阵列基板具体包括:
[0075]衬底基板；
[0076]形成于所述衬底基板上的栅电极；
[0077]形成于所述栅电极上的栅绝缘层；
[0078]形成于所述栅绝缘层上的有源层、源电极、漏电极及像素电极；
[0079]形成于所述有源层、源电极及漏电极上方的保护层。
[0080]本发明还提供一种显示装置，包括上述薄膜晶体管阵列基板。[0081]本发明的上述技术方案的有益效果如下:
[0082]通过一次构图工艺形成TFT的源电极、漏电极和有源层的图形，减少了薄膜晶体管制备过程中构图工艺的次数，简化了制备流程。
[0083]通过一次构图工艺形成TFT阵列基板的源电极、漏电极、像素电极和有源层的图形，减少了 TFT阵列基板制备过程中构图工艺的次数，简化了制备流程。
【专利附图】
【附图说明】
[0084]图1为现有技术中的OLED阵列基板的底栅型薄膜晶体管的制备方法的一流程示意图；
[0085]图2为现有技术中的OLED阵列基板的底栅型薄膜晶体管制备方法的另一流程示意图；
[0086]图3本发明实施例的薄膜晶体管阵列基板的制备方法的流程示意图；
[0087]图4本发明实施例的薄膜晶体管阵列基板的结构示意图。
【具体实施方式】
[0088]本发明实施例提供一种薄膜晶体管的制备方法，包括:通过一次构图工艺形成包括源电极、漏电极和有源层的图形，其中，所述源电极、漏电极和有源层同层设置，所述有源层位于所述源电极、所述漏电极之间。
[0089]具体的，可以通过以下两种方式形成同层设置的源电极、漏电极和有源层:
[0090](I)所述通过一次构图工艺形成包括源电极、漏电极和有源层的图形可以包括以下步骤:
[0091]步骤Al:形成金属氧化物导体薄膜；
[0092]步骤B1:形成覆盖所述金属氧化物导体薄膜的光刻胶层，采用半曝光技术对所述光刻胶层曝光、显影，形成对应源电极区和漏电极区的光刻胶保留区，对应有源层区的光刻胶半保留区，以及光刻胶去除区；
[0093]曝光显影后，源电极区和漏电极区的光刻胶层的厚度大于有源层区的光刻胶层的厚度。
[0094]步骤Cl:刻蚀所述金属氧化物导体薄膜，所述光刻胶去除区的金属氧化物导体薄月吴被去除；
[0095]步骤Dl:对金属氧化物导体薄膜进行离子注入，有源层区对应的金属氧化物导体薄膜成为半导体，形成有源层；源电极和漏电极上方有光刻胶保护，仍为导体；
[0096]由于源电极区和漏电极区的光刻胶层的厚度较大，离子注入时，源电极区和漏电极区被光刻胶层阻挡住，而有源层区的光刻胶层的厚度较薄，金属氧化物导体薄膜被注入金属兀素，形成半导体。
[0097]步骤E:剥离光刻胶，露出源电极、漏电极以及源电极和漏电极之间的有源层。
[0098](2)所述通过一次构工艺形成包括源电极、漏电极和有源层的图形可以包括以下步骤:
[0099]步骤A2:形成金属氧化物半导体薄膜；
[0100]步骤B2:形成覆盖所述金属氧化物半导体薄膜的光刻胶层，采用半曝光技术对所述光刻胶层曝光、显影，形成对应源电极区和漏电极区的光刻胶半保留区，对应有源层区的光刻胶保留区，以及光刻胶去除区；
[0101]曝光显影后，有源层区的光刻胶层的厚度大于源电极区和漏电极区的光刻胶层的厚度。
[0102]步骤C2:刻蚀所述金属氧化物半导体薄膜，所述光刻胶去除区的金属氧化物半导体薄膜被去除；
[0103]步骤D2:对金属氧化物导体薄膜进行离子注入，源电极区和漏电极区对应的金属氧化物半导体薄膜成为导体，形成源电极和漏电极；有源层上方有光刻胶保护，仍为半导体；
[0104]由于有源层区的光刻胶层的厚度较大，离子注入时，有源层区被光刻胶层阻挡住，而源电极区和漏电极区的光刻胶层的厚度较薄，金属氧化物半导体薄膜被注入金属元素，形成导体。
[0105]步骤E2:剥离光刻胶，露出源电极、漏电极以及源电极和漏电极之间的有源层。
[0106]上述实施例中:
[0107]所述金属氧化物可以为氧化铟锌(IZO);
[0108]离子注入的金属可以为锡(Sn);
[0109]所述光刻胶可以为树脂。
[0110]此外，上述实施例中，所述形成金属氧化物导体薄膜之前或者所述形成金属氧化物半导体薄膜之前还可以包括:通过一次构图工艺，在所述衬底基板上形成栅电极的图形；在所述栅电极上形成栅绝缘层；其中，所述形成金属氧化物导体薄膜或者所述形成金属氧化物半导体薄膜具体为:在所述栅绝缘层上形成金属氧化物导体薄膜或者金属氧化物半导体薄膜。
[0111]从上述描述可以看出，上述制备方法仅需要两次构图工艺，便可完成薄膜晶体管的制备，减少了构图工艺的次数，简化了制备流程。
[0112]本发明实施例还提供一种薄膜晶体管阵列基板的制备方法，所述方法包括:通过一次构图工艺形成包括源电极、漏电极、像素电极和有源层的图形，其中，所述源电极、漏电极、像素电极和有源层同层设置，所述有源层位于所述源电极、所述漏电极之间。
[0113]具体的，可以通过以下两种方式形成同层设置的源电极、漏电极、像素电极和有源层:
[0114](I)所述通过一次构图工艺形成包括源电极、漏电极、像素电极和有源层的图形可以包括以下步骤:
[0115]步骤A3:形成金属氧化物导体薄膜；
[0116]步骤B3:形成覆盖所述金属氧化物导体薄膜的光刻胶层，采用半曝光技术对所述光刻胶层曝光、显影，形成对应源电极区、漏电极区和像素电极区的光刻胶保留区，对应有源层区的光刻胶半保留区，以及光刻胶去除区；
[0117]曝光显影后，源电极区和漏电极区的光刻胶层的厚度大于有源层区的光刻胶层的厚度。
[0118]步骤C3:刻蚀所述金属氧化物导体薄膜，所述光刻胶去除区的金属氧化物导体薄月吴被去除；[0119]步骤D3:对金属氧化物导体薄膜进行离子注入，有源层区对应的金属氧化物导体薄膜成为半导体，形成有源层；源电极、漏电极和像素电极上方有光刻胶保护，仍为导体；
[0120]由于源电极区和漏电极区的光刻胶层的厚度较大，离子注入时，源电极区和漏电极区被光刻胶层阻挡住，而有源层区的光刻胶层的厚度较薄，金属氧化物导体薄膜被注入金属兀素，形成半导体。
[0121]步骤E3:对所述光刻胶层进行曝光、显影及定形，保留源电极区、漏电极区和有源层的光刻胶，形成保护层，去除像素电极区的光刻胶。
[0122](2)所述通过一次构工艺形成包括源电极、漏电极和有源层的图形可以包括以下步骤:
[0123]步骤A4:形成金属氧化物半导体薄膜；
[0124]步骤B4:形成覆盖所述金属氧化物半导体薄膜的光刻胶层，采用半曝光技术对所述光刻胶层曝光、显影，形成对应源电极区、漏电极区和像素电极的光刻胶半保留区，对应有源层区的光刻胶保留区，以及光刻胶去除区；
[0125]曝光显影后，有源层区的光刻胶层的厚度大于源电极区和漏电极区的光刻胶层的厚度。
[0126]步骤C4:刻蚀所述金属氧化物半导体薄膜，所述光刻胶去除区的金属氧化物半导体薄膜被去除；
[0127]步骤D4:对金属氧化物导体薄膜进行离子注入，源电极区、漏电极区和像素电极区对应的金属氧化物半导体薄膜成为导体，形成源电极、漏电极和像素电极；有源层上方有光刻胶保护，仍为半导体；
[0128]由于有源层区的光刻胶层的厚度较大，离子注入时，有源层区被光刻胶层阻挡住，而源电极区和漏电极区的光刻胶层的厚度较薄，金属氧化物半导体薄膜被注入金属元素，形成导体。
[0129]步骤E4:对所述光刻胶层进行曝光、显影及定形，保留源电极区、漏电极区和有源层的光刻胶，形成保护层，去除像素电极区的光刻胶。
[0130]上述实施例中的对显影后的光刻胶层进行定形(Curing)的含义为:对显影后的光刻胶层进行加热处理，使光刻胶层中的有机溶剂挥发，使液态的光刻胶层固化。
[0131]上述实施例中:
[0132]所述金属氧化物可以为氧化铟锌(IZO);
[0133]离子注入的金属可以为锡(Sn);
[0134]所述光刻胶可以为树脂。
[0135]此外，上述实施例中，所述形成金属氧化物导体薄膜之前或者所述形成金属氧化物半导体薄膜之前还包括:通过一次构图工艺，在所述衬底基板上形成包括栅电极的图形；在所述栅电极上形成栅绝缘层；其中，所述形成金属氧化物半导体薄膜或者所述形成金属氧化物半导体薄膜具体为:在所述栅绝缘层上形成金属氧化物导体薄膜或者金属氧化物半导体薄膜。
[0136]本发明实施例还一种薄膜晶体管，包括栅电极、栅极绝缘层、有源层、源电极和漏电极，其中，所述有源层与所述源电极、所述漏电极同层设置且位于所述源电极、所述漏电极之间。[0137]所述有源层的材质为金属氧化物半导体材料，所述源电极、所述漏电极为金属氧化物导体材料。
[0138]具体的，所述有源层通过对所述源电极和所述漏电极之间区域的导体金属氧化物薄膜进行离子注入形成，或者，所述源电极、所述漏电极通过对所述有源层两侧区域的金属氧化物半导体薄膜进行离子注入形成。
[0139]本发明实施例还提供一种薄膜晶体管阵列基板，包括栅电极、栅极绝缘层、有源层、源电极、漏电极和像素电极，其中，所述有源层与所述源电极、所述漏电极、所述像素电极同层设置。
[0140]所述有源层的材质为金属氧化物半导体材料，所述源电极、所述漏电极为金属氧化物导体材料。
[0141]具体的，所述有源层通过对所述源电极和所述漏电极之间区域的导体金属氧化物薄膜进行离子注入形成，或者，所述源电极、所述漏电极通过对所述有源层两侧区域的金属氧化物半导体薄膜进行离子注入形成。
[0142]优选地，所述阵列基板可以具体包括:
[0143]衬底基板；
[0144]形成于所述衬底基板上的栅电极；
[0145]形成于所述栅电极上的栅绝缘层；
[0146]形成于所述栅绝缘层上的有源层、源电极、漏电极及像素电极；
[0147]形成于所述有源层、源电极、漏电极上方的保护层。
[0148]本发明实施例还提供一种显示装置，包括上述薄膜晶体管阵列基板。其中，阵列基板的结构以及工作原理同上述实施例，在此不再赘述。另外，显示装置其他部分的结构可以参考现有技术，对此本文不再详细描述。该显示装置可以为:液晶面板、电子纸、OLED(Organic Light Emitting Diode,有机发光二极管)面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
[0149]为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
[0150]下面以OLED阵列基板的底栅型薄膜晶体管的制备方法为例，对本发明实施例的薄膜晶体管阵列基板的制备方法进行详细说明。
[0151]需要说明的是，OLED阵列基板的每个像素单元包括两个薄膜晶体管，Switching(开关)TFT和Driving (驱动)TFT，其中Switching TFT的漏电极需要与Driving TFT的栅电极电连接，以下实施例中为方便说明，仅示出了阵列基板中的Driving TFT的制备方法，Switching TFT实际上是与Driving TFT同时形成,其制备过程与Driving TFT类似,不再详细描述。
[0152]请参考图3，图3本发明实施例的OLED阵列基板的底栅型薄膜晶体管阵列基板的制备方法的流程示意图，所述方法包括:
[0153]步骤S31:提供一衬底基板301 ；
[0154]步骤S32:在所述衬底基板301上形成栅电极302 ；
[0155]形成栅电极302包括:形成栅电极层薄膜，通过一次构图工艺(IMask)形成包括栅电极302的图形。[0156]步骤S33:在所述栅电极302上形成栅绝缘层(GI)303 ;并在所述栅绝缘层303上形成用于连接所述栅电极302和后续形成的Switching TFT的漏电极图形的开口(图未示出)；
[0157]形成该开口包括:通过一次构图工艺(2Mask)形成包括该开口的栅绝缘层图形。
[0158]步骤S34:在所述栅绝缘层303上形成金属氧化物导体薄膜401 ；
[0159]具体的,可以通过派射(Sputter)技术沉积金属氧化物导体薄膜401,该金属氧化物可以为ΙΖ0。
[0160]步骤S35:涂布覆盖所述金属氧化物导体薄膜的光刻胶层，采用半曝光技术(halftone mask)对所述光刻胶层曝光、显影，形成对应源电极区、漏电极区、像素电极区的光刻胶保留区402，对应有源层区的光刻胶半保留区403，以及光刻胶去除区(图未示出);刻蚀所述金属氧化物导体薄膜，所述光刻胶去除区的金属氧化物导体薄膜被去除；
[0161]具体的，可以在所述金属氧化物导体薄膜401上旋涂1.5?2.5微米厚的光刻胶层。
[0162]曝光显影后，源电极区和漏电极区的光刻胶层的厚度大于有源层区的光刻胶层的厚度。
[0163]本步骤中，通过一次构图工艺(3Mask)形成对应源电极区和漏电极区的光刻胶保留区402，对应有源层区的光刻胶半保留区403，以及光刻胶去除区。
[0164]步骤S36:对金属氧化物导体薄膜401进行离子注入，有源层区对应的金属氧化物导体薄膜成为半导体，形成有源层304 ;源电极305、漏电极306及像素电极307上方有光刻胶保护，仍为导体；
[0165]具体的，离子注入的金属元素可以为Sn。
[0166]由于源电极区和漏电极区的光刻胶层的厚度较大，离子注入时，源电极区和漏电极区被光刻胶层阻挡住，而有源层区的光刻胶层的厚度较薄，金属氧化物导体薄膜被注入金属兀素，形成半导体。
[0167]步骤S37:对所述光刻胶层进行曝光、显影及定形，保留源电极区、漏电极区和有源层的光刻胶，形成保护层308，去除像素电极区的光刻胶，露出像素电极307。
[0168]具体的，所述定形处理包括:在230摄氏度下，对曝光显影后的光刻胶层加热I个小时，去除光刻胶层中的有机溶剂，使得光刻胶层固化，形成保护层。
[0169]形成所述保护层包括:通过一次构图工艺(4Mask)形成保护层。
[0170]上述实施例中，将金属氧化物同时作为源电极、漏电极、像素电极的材料同有源层的材料一次性形成在栅绝缘层的表面，从而减少了源/漏电极金属材料、像素电极的材料的分别沉积、曝光、显影、刻蚀的工艺，减少了构图工艺的次数。此外，减少了现有的刻蚀绝缘层的制备，即减少了刻蚀绝缘层的沉积、曝光、显影、刻蚀的工艺，将用于阻挡的树脂层作为保护层的材料，从而不需要额外的干刻工艺。
[0171]请参考图4，图4为本发明实施例的薄膜晶体管阵列基板的结构示意图，所述阵列基板采用上述实施例中的制备方法制备而成，所述薄膜晶体管阵列基板包括:
[0172]衬底基板301;
[0173]形成于所述衬底基板上的栅电极302 ；
[0174]形成于所述栅电极图形上的栅绝缘层303 ；[0175]形成于所述栅绝缘层上的有源层304、源电极305、漏电极306及像素电极307 ；
[0176]形成于所述源电极305、漏电极306上方的保护层308。
[0177]以上所述是本发明的优选实施方式，应当指出，对于本【技术领域】的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【权利要求】
1.一种薄膜晶体管的制备方法，其特征在于，所述方法包括: 通过一次构图工艺形成包括源电极、漏电极和有源层的图形，其中，所述源电极、漏电极和有源层同层设置，所述有源层位于所述源电极、所述漏电极之间。
2.如权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述通过一次构图工艺形成包括源电极、漏电极和有源层的图形包括: 形成金属氧化物导体薄膜； 形成覆盖所述金属氧化物导体薄膜的光刻胶层，采用半曝光技术对所述光刻胶层曝光、显影，形成对应源电极区和漏电极区的光刻胶保留区，对应有源层区的光刻胶半保留区，以及光刻胶去除区； 刻蚀所述金属氧化物导体薄膜，所述光刻胶去除区的金属氧化物导体薄膜被去除； 对金属氧化物导体薄膜进行离子注入，有源层区对应的金属氧化物导体薄膜成为半导体，形成有源层；源电极和漏电极上方有光刻胶保护，仍为导体； 剥离光刻胶，露出源电极、漏电极以及源电极和漏电极之间的有源层。
3.如权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述通过一次构工艺形成包括源电极、漏电极和有源层的图形包括: 形成金属氧化物半导体薄膜； 形成覆盖所述金属氧化物半导体薄膜的光刻胶层，采用半曝光技术对所述光刻胶层曝光、显影，形成对应源电极区和漏电极区的光刻胶半保留区，对应有源层区的光刻胶保留区，以及光刻胶去除区； 刻蚀所述金属氧化物半导体薄膜，所述光刻胶去除区的金属氧化物半导体薄膜被去除； 对金属氧化物导体薄膜进行离子注入，源电极区和漏电极区对应的金属氧化物半导体薄膜成为导体，形成源电极和漏电极；有源层上方有光刻胶保护，仍为半导体； 剥离光刻胶，露出源电极、漏电极以及源电极和漏电极之间的有源层。
4.如权利要求2或3所述的薄膜晶体管的制备方法，其特征在于: 所述形成金属氧化物导体薄膜之前或者所述形成金属氧化物半导体薄膜之前还包括: 通过一次构图工艺，在所述衬底基板上形成栅电极的图形； 在所述栅电极上形成栅绝缘层； 其中，所述形成金属氧化物导体薄膜或者所述形成金属氧化物半导体薄膜具体为:在所述栅绝缘层上形成金属氧化物导体薄膜或者金属氧化物半导体薄膜。
5.一种薄膜晶体管阵列基板的制备方法，其特征在于，所述方法包括:通过一次构图工艺形成包括源电极、漏电极、像素电极和有源层的图形，其中，所述源电极、漏电极、像素电极和有源层同层设置，所述有源层位于所述源电极、所述漏电极之间。
6.如权利要求5所述的薄膜晶体管阵列基板的制备方法，其特征在于，所述通过一次构图工艺形成包括源电极、漏电极、像素电极和有源层的图形包括: 形成金属氧化物导体薄膜； 形成覆盖所述金属氧化物导体薄膜的光刻胶层，采用半曝光技术对所述光刻胶层曝光、显影，形成对应源电极区、漏电极区和像素电极区的光刻胶保留区，对应有源层区的光刻胶半保留区，以及光刻胶去除区； 刻蚀所述金属氧化物导体薄膜，所述光刻胶去除区的金属氧化物导体薄膜被去除； 对金属氧化物导体薄膜进行离子注入，有源层区对应的金属氧化物导体薄膜成为半导体，形成有源层；源电极、漏电极和像素电极上方有光刻胶保护，仍为导体； 对所述光刻胶层进行曝光、显影及定形，保留源电极区、漏电极区和有源层的光刻胶，形成保护层，去除像素电极区的光刻胶。
7.如权利要求5所述的薄膜晶体管的制备方法，其特征在于，所述通过一次构工艺形成包括源电极、漏电极和有源层的图形具体包括: 形成金属氧化物半导体薄膜； 形成覆盖所述金属氧化物半导体薄膜的光刻胶层，采用半曝光技术对所述光刻胶层曝光、显影，形成对应源电极区、漏电极区和像素电极的光刻胶半保留区，对应有源层区的光刻胶保留区，以及光刻胶去除区； 刻蚀所述金属氧化物半导体薄膜，所述光刻胶去除区的金属氧化物半导体薄膜被去除； 对金属氧化物导体薄膜进行离子注入，源电极区、漏电极区和像素电极区对应的金属氧化物半导体薄膜成为导体，形成源电极、漏电极和像素电极；有源层上方有光刻胶保护，仍为半导体； 对所述光刻胶层进行曝光、显影及定形，保留源电极区、漏电极区和有源层的光刻胶，形成保护层，去除像素电极区的光刻胶。
8.如权利要求6或7所述的薄膜晶体管阵列基板的制备方法，其特征在于: 所述形成金属氧化物导体薄膜之前或者所述形成金属氧化物半导体薄膜之前还包括: 通过一次构图工艺，在所述衬底基板上形成包括栅电极的图形； 在所述栅电极上形成栅绝缘层； 其中，所述形成金属氧化物半导体薄膜或者所述形成金属氧化物半导体薄膜具体为:在所述栅绝缘层上形成金属氧化物导体薄膜或者金属氧化物半导体薄膜。
9.一种薄膜晶体管，包括栅电极、栅极绝缘层、有源层、源电极和漏电极，其特征在于，所述有源层与所述源电极、所述漏电极同层设置且位于所述源电极、所述漏电极之间。
10.如权利要求9所述的薄膜晶体管，其特征在于，所述有源层的材质为金属氧化物半导体材料，所述源电极、所述漏电极为金属氧化物导体材料。
11.如权利要求10所述的薄膜晶体管，其特征在于，所述有源层通过对所述源电极和所述漏电极之间区域的金属氧化物导体薄膜进行离子注入形成，或者所述源电极、所述漏电极通过对所述有源层两侧区域的金属氧化物半导体薄膜进行离子注入形成。
12.—种薄膜晶体管阵列基板，包括栅电极、栅极绝缘层、有源层、源电极、漏电极和像素电极，其特征在于，所述有源层与所述源电极、所述漏电极、所述像素电极同层设置。
13.如权利要求12所述的薄膜晶体管阵列基板，其特征在于，所述有源层的材质为金属氧化物半导体材料，所述源电极、所述漏电极为金属氧化物导体材料。
14.如权利要求13所述的薄膜晶体管阵列基板，其特征在于，所述有源层通过对所述源电极和所述漏电极之间区域的金属氧化物导体薄膜进行离子注入形成，或者所述源电极、所述漏电极通过对所述有源层两侧区域的金属氧化物半导体薄膜进行离子注入形成。
15.如权利要求12所述的薄膜晶体管阵列基板，其特征在于，所述阵列基板具体包括: 衬底基板； 形成于所述衬底基板上的栅电极； 形成于所述栅电极上的栅绝缘层； 形成于所述栅绝缘层上的有源层、源电极、漏电极及像素电极； 形成于所述有源层、源电极及漏电极上方的保护层。
16.一种显示装置，其特征在于，包括如权利要求12-15任一项所述的薄膜晶体管阵列基板。
【文档编号】H01L21/336GK103700707SQ201310701255
【公开日】2014年4月2日 申请日期:2013年12月18日 优先权日:2013年12月18日
【发明者】姜春生, 刘威 申请人:京东方科技集团股份有限公司