栅介质的电学性能的测试方法
【专利摘要】本发明提供一种栅介质的电学性能的测试方法，包括如下步骤：提供一衬底，所述衬底包括一绝缘埋层以及位于所述绝缘埋层表面的一用于制造器件的顶层半导体层；在所述顶层半导体层表面制作一第一金属电极及生长一栅介质薄膜；在所述栅介质薄膜表面制作一第二金属电极及第三金属电极，所述第一金属电极的面积及第二金属电极的面积大于所述第三金属电极的面积；在所述第一金属电极与所述第三金属电极上施加电压，进行电流-电压测试，以得到所述栅介质的漏电流；在所述第二金属电极与第三金属电极上施加电压，进行电容-电压测试，以得到所述栅介质的电容。本发明栅介质的电学性能的测试方法，其能够简单方便准确的测量栅介质材料的漏电流及电容。
【专利说明】栅介质的电学性能的测试方法
【技术领域】
[0001]本发明涉及集成电路【技术领域】，尤其涉及一种栅介质的电学性能的测试方法。
【背景技术】
[0002]集成电路技术以令人难以置信的速度发展着，其规律基本符合众所周知的摩尔定律，即集成电路上可容纳晶体管数目每十八个月就会增加一倍，金属氧化物半导体场效应晶体管(MOSFET)的特征尺寸也一直遵循着规律不断地缩小。然而，MOS管栅介质厚度越来越小，已接近其极限。二氧化硅的栅介质在10纳米厚度以下时(硅材料的加工极限一般认为是10纳米线宽)，将出现隧道电流增大，针孔缺陷和性能可靠性变差等问题。为了解决这些问题，一些集成电路研究之中机构已经开始探索，采用高介电常数栅介质材料代替SiO2表现出了很好的效果，Intel公司的45纳米高介电常数制程技术就是很好的例子，已经引领了人们对高介电常数栅介质材料进行了广泛的研究。
[0003]所谓SOI (绝缘体上娃，silicon-on-1nsulator),即利用绝缘层将顶部制造器件的硅膜和硅衬底隔离。由于SOI晶圆上制作的MOS器件实现了全介质隔离，可免受来自衬底和相邻器件的干扰，避免了许多寄生效应。因此，SOI CMOS电路与传统硅CMOS电路相比具有众多优势，被誉为“21世纪的硅集成电路技术”。SOI技术是在顶层硅和背衬底之间引入一层埋氧化层。通过在绝缘体上形成半导体薄膜，SOI材料具有了体硅所无法比拟的优点:可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小鸡特别适用于低压低功耗电路等优势，因此可以说SOI将有可能成为深亚微米的低压、低功耗集成电路的主流技术。
[0004]通常研究栅介质的电学性能常用的方法是制作一个MOS电容器，但是由于SOI材料中存在埋氧层，如果直接在材料两边长电极则会引入至少三个附加的界面层，其中包含两个埋氧层界面，这样界面层存储电荷。在CV测试时是多个电容串联，测量值很小，无法提取出栅介质的电容，在IV测试时无法提取出栅介质本身的漏电流，使得栅介质材料的电学性能的测试难度加大。
【发明内容】
[0005]本发明所要解决的技术问题是，提供一种栅介质的电学性能的测试方法，其能够简单方便准确的测量栅介质材料的电容及漏电流。
[0006]为了解决上述问题，本发明提供了一种栅介质的电学性能的测试方法，包括如下步骤:
提供一衬底，所述衬底包括一绝缘埋层以及位于所述绝缘埋层表面的一用于制造器件的顶层半导体层；在所述顶层半导体层表面制作一第一金属电极及生长一栅介质薄膜；在所述栅介质薄膜表面制作一第二金属电极及第三金属电极，所述第一金属电极的面积及第二金属电极的面积大于所述第三金属电极的面积； 在所述第一金属电极与所述第三金属电极上施加电压，进行电流-电压测试，以得到所述栅介质的漏电流；
在第二金属电极与第三金属电极上施加电压，进行电容-电压测试，以得到所述栅介质的电容。
[0007]所述制作第一金属电极的步骤包括:
对衬底的顶层半导体层进行光刻处理，确定第一金属电极的位置及形状；
沉积金属薄膜；
采用剥离工艺，去除光刻胶及多余金属薄膜，在顶层半导体层上形成一第一金属电极。
[0008]所述生长栅介质薄膜的步骤包括:
将带有第一金属电极的衬底进行清洗；
将清洗后的带有第一金属电极的衬底置于原子层沉积反应腔中，利用原子层沉积的方式生长栅介质薄膜；
原位对生长的栅介质薄膜进行氧等离子体处理。
[0009]所述制作第二金属电极及第三金属电极的步骤包括:
对衬底的具有第一金属电极及栅介质薄膜的表面进行掩膜处理，确定第二金属电极及第三金属电极的位置及形状；
沉积金属薄膜；
采用剥离工艺，去除掩膜，在栅介质薄膜上形成一第二金属电极及第三金属电极。
[0010]在所述栅介质薄膜上制作第二金属电极及第三金属电极后，进一步包括一退火步骤，以形成欧姆接触。
[0011]所述衬底经过一清洗干燥步骤。
[0012]在衬底上制作第一金属电极后进一步包括一采用标准的RCA清洗工艺对衬底进行清洗的步骤。
[0013]所述栅介质薄膜为高介电常数介质薄膜。
[0014]所述第一金属电极的面积及第二金属电极的面积大于100倍的第三金属电极的面积。
[0015]本发明的优点在于，通过在包括一绝缘埋层以及位于所述绝缘埋层表面的一用于制造器件的顶层半导体层的衬底的顶层半导体层表面设置第一金属电极及栅介质薄膜，在栅介质薄膜上设置第二金属电极及第三金属电极，其中第一金属电极及第二金属电极的面积大于第三金属电极的面积，来进行栅介质材料电容及漏电流的测试。在进行电容电压测试时使用第二金属电极与第三金属电极，实际上相当于两个MOS电容串联，由于第二金属电极的面积大于第三金属电极的面积，第二金属电极对应的电容的作用可以忽略不计，从而栅介质的电容测量值近似认为是第三金属电极对应的电容的电容值。在进行电流电压测试时使用第一金属电极与第三金属电极，因为第一金属电极直接与顶层半导体层接触，可以与顶层半导体层形成良好的欧姆接触，不存在多层界面的影响，且第一金属电极的面积大于第三金属电极的面积，所以，所测得的漏电流即为栅介质的漏电流。
【专利附图】
【附图说明】
[0016]附图1所示为本发明栅介质的电学性能的测试方法的步骤流程图； 附图2k?附图2C所示为本发明栅介质的电学性能的测试方法工艺流程图；
附图3所示为采用本发明测试方法测得的电流-电压曲线；
附图4A及附图4B所示为采用本发明测试方法测得的电容-电压曲线。
【具体实施方式】
[0017]下面结合附图对本发明提供的栅介质的电学性能的测试方法的【具体实施方式】做详细说明。
[0018]附图1所示为本发明栅介质的电学性能的测试方法的步骤流程图，所述方法包括如下步骤:步骤S10、提供一衬底，所述衬底包括一绝缘埋层以及位于所述绝缘埋层表面的一用于制造器件的顶层半导体层；步骤S11、在所述顶层半导体层表面制作一第一金属电极及生长一栅介质薄膜；步骤S12、在所述栅介质薄膜表面制作一第二金属电极及第三金属电极，所述第一金属电极的面积及第二金属电极的面积大于所述第三金属电极的面积；步骤S13、在所述第一金属电极与所述第三金属电极上施加电压，进行电流-电压测试，以得到所述栅介质的漏电流；步骤S14、在第二金属电极与第三金属电极上施加电压，进行电容-电压测试，以得到所述栅介质的电容。
[0019]附图2A?附图2C所示为本发明栅介质的电学性能的测试方法工艺流程图。
[0020]参见附图2A及步骤S10，提供一衬底100，所述衬底100包括一绝缘埋层102以及位于述绝缘埋层102表面的一用于制造器件的顶层半导体层101。在本【具体实施方式】中，所述衬底100为SOI衬底，则所述衬底还包括一位于绝缘埋层102下的支撑衬底103。在本【具体实施方式】中进一步包括一清洗并干燥衬底100的步骤，以去除衬底100的顶层半导体层101的表面污溃。
[0021]参见附图2B及步骤Sll,在所述顶层半导体层101表面制作一第一金属电极104及生长一栅介质薄膜105。
[0022]所述制作第一金属电极104的方法包括如下步骤:
对衬底100的顶层半导体层101进行光刻处理，确定第一金属电极104的位置及形状。所述光刻处理为本领域技术人员熟知的方法，在此不赘述。
[0023]沉积金属薄膜。在本【具体实施方式】中，所述第一金属电极为Pt金属电极。在本【具体实施方式】中采用电子束蒸发或者磁控溅射的方法沉积金属薄膜。
[0024]采用lift-off剥离工艺，去除光刻处理时的光刻胶及多余的金属薄膜，在顶层半导体层101上形成一第一金属电极104。lift-off剥离工艺为本领域技术人员熟知的方法，在此不赘述。
[0025]所述生长栅介质薄膜105的方法包括如下步骤:
将带有第一金属电极104的衬底100进行清洗。在本步骤中，采用标准的RCA清洗工艺对带有第一金属电极104的衬底100进行清洗。标准的RCA清洗工艺为本领域技术人员熟知的技术，在此不赘述。
[0026]将清洗后的带有第一金属电极104的衬底100置于原子层沉积反应腔中，利用原子层沉积的方式生长栅介质薄膜105。在本【具体实施方式】中，所述栅介质薄膜105为高介电常数介质薄膜，例如，HfO2或Al2O3。
[0027]原位对生长的栅介质薄膜105进行氧等离子体处理。该处理方法为本领域技术人员熟知的技术，在此不赘述。
[0028]参见附图2C及步骤S12，在所述栅介质薄膜105表面制作一第二金属电极106及一第三金属电极107。
[0029]所述制作第二金属电极106及第三金属电极107的步骤包括:
对衬底100的具有第一金属电极104及栅介质薄膜105的表面进行mask掩膜处理,确定第二金属电极106及第三金属电极107的位置及形状。所述掩膜处理为本领域技术人员熟知的方法，在此不赘述。
[0030]沉积金属薄膜；在本【具体实施方式】中，所述第二金属电极106及第三金属电极107均为Pt金属电极。在本【具体实施方式】中采用电子束蒸发或者磁控溅射的方法沉积金属薄膜。
[0031]采用剥离工艺，去除掩膜，在栅介质薄膜105上形成一第二金属电极106及第三金属电极107。所述剥离工艺为现有技术中本领域技术人员熟知的方法，在此不赘述。
[0032]所述第一金属电极104的面积及第二金属电极106的面积大于所述第三金属电极107的面积。优选地，所述第一金属电极104的面积及第二金属电极106的面积大于100倍的第三金属电极107的面积。
[0033]进一步，在步骤S12之后，还包括退火步骤，以形成欧姆接触。将制作好的带有第一金属电极104、栅介质薄膜105、第二金属电极106及第三金属电极107的衬底100置于氮气及氢气的混合气体中(氮气:氢气=19:1)退火处理。所述退火处理的温度为450°C，时间为3min。
[0034]参见步骤S13，在所述第一金属电极104与所述第三金属电极107上施加电压，进行电流-电压测试，以得到所述栅介质的漏电流。本发明栅介质的电学性能的测试方法在进行电流-电压测试时，采用的是第一金属电极104及第三金属电极107。由于第一金属电极104直接与顶层半导体层101接触，且第一金属电极104的面积大于第三金属电极107的面积，优选地，第一金属电极104的面积大于100倍的第三金属电极107的面积,可以与顶层半导体层101形成良好的欧姆接触，不存在多层界面的影响，所以，所测得的漏电流即为栅介质薄膜105的漏电流。因此，我们可以利用第一金属电极104及第三金属电极107来测量栅介质薄膜105的IV曲线。
[0035]附图3为采用本发明测试方法测得的电流-电压曲线。参见附图3，在此列举HfO2及HfLaO两种高介电常数的材料分别作为栅介质薄膜105的材料，进行电流-电压曲线测试。HfO2及HfLaO两种高介电常数的材料分别作为栅介质薄膜105在步骤S21之后没有进行退火步骤及进行了 800°C退火步骤的两种情况下，对上述栅介质薄膜进行电流-电压测试。
[0036]参见步骤S14，在第二金属电极106与第三金属电极107上施加电压，进行电容-电压测试，以得到所述栅介质的电容。本发明栅介质的电学性能的测试方法在进行电容-电压测试时，第二金属电极106与栅介质薄膜105及顶层半导体层101形成一 MOS电容，第三金属电极107与栅介质薄膜105及顶层半导体层101形成一 MOS电容，本发明测试方法采用的是第二金属电极106及第三金属电极107，进行电容-电压测试，这相当于将两个MOS电容串联。当两个电容不同的电容串联时，大电容越大，其对串联电容的贡献越小。而本发明中，第二金属电极106的面积大于第三金属电极107的面积,优选地,第二金属电极106的面积大于100倍的第三金属电极107的面积,所以,第二金属电极106所在的MOS电容可以忽略不计，则栅介质的电容即为第三金属电极107的电容。因此，我们可以利用第二金属电极106及第三金属电极107来测量栅介质薄膜105的CV曲线。
[0037]附图4A及附图4B为采用本发明测试方法测得的电容-电压曲线。参见附图4A及附图4B，在此列举HfO2及HfLaO两种高介电常数的材料分别作为栅介质薄膜105的材料，进行电流-电压曲线测试。HfO2及HfLaO两种高介电常数的材料分别作为栅介质薄膜105在步骤S21之后进行了 800°C退火，对上述栅介质薄膜进行电流-电压测试。
[0038]以上所述仅是本发明的优选实施方式，应当指出，对于本【技术领域】的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【权利要求】
1.一种栅介质的电学性能的测试方法，其特征在于，包括如下步骤:提供一衬底，所述衬底包括一绝缘埋层以及位于所述绝缘埋层表面的一用于制造器件的顶层半导体层；在所述顶层半导体层表面制作一第一金属电极及生长一栅介质薄膜；在所述栅介质薄膜表面制作一第二金属电极及第三金属电极，所述第一金属电极的面积及第二金属电极的面积大于所述第三金属电极的面积；在所述第一金属电极与所述第三金属电极上施加电压，进行电流-电压测试，以得到所述栅介质的漏电流；在所述第二金属电极与第三金属电极上施加电压，进行电容-电压测试，以得到所述栅介质的电容。
2.根据权利要求1所述的栅介质的电学性能的测试方法，其特征在于，所述制作第一金属电极的步骤包括:对衬底的顶层半导体层进行光刻处理，确定第一金属电极的位置及形状；沉积金属薄膜；采用剥离工艺，去除光刻胶及多余金属薄膜，在顶层半导体层上形成一第一金属电极。
3.根据权利要求1所述的栅介质的电学性能的测试方法，其特征在于，所述生长栅介质薄膜的步骤包括:将带有第一金属电极的衬底进行清洗；将清洗后的带有第一金属电极的衬底置于原子层沉积反应腔中，利用原子层沉积的方式生长栅介质薄膜；原位对生长的栅介质薄膜进行氧等离子体处理。
4.根据权利要求1所述的栅介质的电学性能的测试方法，其特征在于，所述制作第二金属电极及第三金属电极的步骤包括:对衬底的具有第一金属电极及栅介质薄膜的表面进行掩膜处理，确定第二金属电极及第三金属电极的位置及形状；沉积金属薄膜；采用剥离工艺，去除掩膜，在栅介质薄膜上形成一第二金属电极及第三金属电极。
5.根据权利要求1所述的栅介质的电学性能的测试方法，其特征在于，在所述栅介质薄膜上制作第二金属电极及第三金属电极后，进一步包括一退火步骤，以形成欧姆接触。
6.根据权利要求1所述的栅介质的电学性能的测试方法，其特征在于，所述衬底经过一清洗干燥步骤。
7.根据权利要求1所述的栅介质的电学性能的测试方法，其特征在于，在衬底上制作第一金属电极后进一步包括一采用标准的RCA清洗工艺对衬底进行清洗的步骤。
8.根据权利要求1所述的栅介质的电学性能的测试方法，其特征在于，所述栅介质薄膜为高介电常数介质薄膜。
9.根据权利要求1所述的栅介质的电学性能的测试方法，其特征在于，所述第一金属电极的面积及第二金属电极的面积大于100倍的第三金属电极的面积。
【文档编号】H01L23/544GK103745941SQ201310745281
【公开日】2014年4月23日 申请日期:2013年12月30日 优先权日:2013年12月30日
【发明者】魏星, 曹铎, 狄增峰, 方子韦 申请人:上海新傲科技股份有限公司