半导体器件及其制造方法
【专利摘要】本发明提供一种半导体器件及其制造方法。根据本发明的半导体器件包括：n+型碳化硅衬底；设置在该n+型碳化硅衬底的第一表面上的第一p型柱状区和n-型外延层；依次设置在n-型外延层上的p型外延层和n+区；贯穿n+区和p型外延层且设置在n-型外延层上的沟槽；设置在该沟槽内的栅极绝缘膜；设置在该栅极绝缘膜上的栅极；设置在该栅极上的氧化膜；设置在该p型外延层、n+区和氧化膜上的源极；以及位于n+型碳化硅衬底的第二表面上的漏极，其中第一p型柱状区设置在n-型外延层内，并且第一P型柱状区设置在沟槽的下方且与沟槽间隔开。
【专利说明】半导体器件及其制造方法
【技术领域】
[0001]本发明涉及包括碳化硅(SiC)的半导体器件及其制造方法。
【背景技术】
[0002]随着近来大尺寸、大容量应用装置的趋势，具有高击穿电压、高电流容量和高速开关特性的电力半导体器件已成为必要。
[0003]因此，取代使用硅的常规MOSFET (金属氧化物半导体场效应晶体管)，对使用碳化硅(SiC)的MOSFET正在进行众多研究和开发。特别是，存在众多垂直沟槽MOSFET的开发。
[0004]对于垂直沟槽M0SFET，由于电场集中在栅极底部的电场集中效应导致发生可损坏氧化膜的击穿。这将引起过早击穿，其表现出比MOSFET原料的固有阈值电压所引起的击穿电压低得多的击穿电压。
[0005]在本【背景技术】部分中公开的上述信息仅为了增强对本发明构思的背景的理解，因此其可包含不构成现有技术的信息。
【发明内容】
[0006]本发明力图提高使用沟槽栅极的碳化硅MOSFET的击穿电压。
[0007]本发明的一方面涉及一种半导体器件，包括:n+型碳化硅衬底；设置在该η+型碳化硅衬底的第一表面上的第一 P型柱状区和η-型外延层；依次设置在η-型外延层上的P型外延层和η+区；贯穿η+区和P型外延层且设置在η-型外延层上的沟槽；设置在该沟槽内的栅极绝缘膜；设置在该栅极绝缘膜上的栅极；设置在该栅极上的氧化膜；设置在该P型外延层、η+区和氧化膜上的源极；以及位于η+型碳化硅衬底的第二表面上的漏极，其中第
一P型柱状区设置在η-型外延层内，并且第一 P型柱状区设置在沟槽的下方且与沟槽间隔开。
[0008]该第一 P型柱状区可设置在与沟槽的两个角之间的部分相对应的区域内。
[0009]根据本发明的半导体器件还可包括第二 P型柱状区，其设置在η+型碳化硅衬底的第一表面上，且与第一 P型柱状区间隔开。
[0010]该第二 P型柱状区可与沟槽间隔开，且设置在该η-型外延层内。
[0011]第一 P型柱状区和第二 P型柱状区可分别设置在与沟槽的两个角相对应的区域内。
[0012]第一 P型柱状区和第二 P型柱状区可具有相同的宽度和长度。
[0013]本发明的另一方面包括一种半导体器件的制造方法，该方法包括:在η+型碳化硅衬底的第一表面上形成缓冲层图案，以露出该η+型碳化娃衬底的第一表面的一部分；通过在该η+型碳化娃衬底的第一表面的露出部分上的第一外延生长,形成第一 P型柱状区；除去该缓冲层图案，然后通过在该第一 P型柱状区和该η+型碳化硅衬底的第一表面上的第二外延生长，形成η-型外延层；通过在该η-型外延层上的第三外延生长，形成P型外延层；通过在该P型外延层上的第四外延生长，形成η+区；以及通过贯穿该η+区和该P型外延层并蚀刻该η-型外延层，形成沟槽，其中第一 ρ型柱状区形成在沟槽的下方，并与沟槽间隔开。
[0014]该第一 P型柱状区可设置在与沟槽的两个角之间的部分相对应的区域内。
[0015]形成第一 ρ型柱状区的处理还可包括在η+型碳化硅衬底的第一表面上形成第二P型柱状区，该第二 P型柱状区与该第一 P型柱状区间隔开，且位于该η-型外延层内。
[0016]第一 ρ型柱状区和第二 ρ型柱状区可具有相同的宽度和长度，并且第一 P型柱状区和第二 P型柱状区可分别形成在与沟槽的两个角相对应的区域内。
[0017]根据本发明的示例性实施例的半导体器件的制造方法还可包括:在形成η+区之后，在沟槽内形成栅极绝缘膜；在该栅极绝缘膜上形成栅极；在该栅极绝缘膜和该栅极上形成氧化膜；以及在该P型外延层、η+区和氧化膜上形成源极，并且在η+型碳化硅衬底的第二表面上形成漏极。
[0018]根据本发明的示例性实施例，ρ型柱状区配置在设置于沟槽下方并且与沟槽的两个角之间的部分相对应的区域内，或者两个P型柱状区配置在设置于沟槽下方并且与沟槽的两个角相对应的区域内。结果，集中在位于沟槽底部的栅极绝缘膜上的电场扩散至P型柱状区与η-型外延层之间的结。
[0019]因此，可提高半导体器件的击穿电压。
【专利附图】
【附图说明】
[0020]本发明的前述和其它特征根据如附图中所示的本发明的实施例的更具体说明将是显而易见的，其中遍及不同的附图，相同的附图标记可表示相同或类似的部件。附图不一定按比例，而重点则是在于示出本发明的实施例的原理。
[0021]图1是根据本发明的示例性实施例的半导体器件的截面图。
[0022]图2至图7是依次示出根据本发明的示例性实施例的半导体器件的制造方法的视图。
[0023]图8是根据本发明的示例性实施例的半导体器件的击穿电压与常规半导体器件的击穿电压的对比图。
[0024]图9是根据本发明的另一示例性实施例的半导体器件的截面图。
[0025]附图标记说明
[0026]
50:缓冲层图案100: η+型碳化硅衬底
200: ρ型柱状区210:第一 ρ型柱状区
220:第二 ρ型柱状区300: η-型外延层
400: ρ型外延层500: η+区
550:沟槽600:栅极绝缘膜
610:氧化膜700:栅极
800:源极900:漏极
【具体实施方式】[0027]将参照附图详细说明本发明的示例性实施例。本发明可以多种不同形式修改，而不应解释为受限于本文所阐述的示例性实施例。相反地，提供本发明的示例性实施例使得本公开透彻完全，并将本发明的构思充分传达给本领域技术人员。
[0028]在附图中，为清楚起见层和区的厚度可能被夸大。另外，当说明层将形成在另一层上或衬底上时，表示该层可形成在另一层上或衬底上，或者第三层可夹设在该层与另一层或衬底之间。在整个说明书中相同的附图标记表示相同的元件。
[0029]图1是根据本发明的示例性实施例的半导体器件的截面图。
[0030]参照图1，根据本发明的示例性实施例的半导体器件可具有设置在η+型碳化硅衬底100的第一表面上的P型柱状区200和η-型外延层300。ρ型柱状区200可设置在η-型外延层300内。
[0031]ρ型外延层400和η+区500可依次设置在η_型外延层300上。
[0032]沟槽550可设置在η-型外延层300、ρ型外延层400和η+区500内。沟槽550可贯穿η+区500和ρ型外延层400。
[0033]ρ型柱状区200可与沟槽550间隔开，并且配置在设置于沟槽550的下方且与沟槽550的两个角之间的部分相对应的区域内。
[0034]栅极绝缘膜600可设置在沟槽550内，栅极700可设置在栅极绝缘膜600上，并且氧化膜610可设置在栅极绝缘膜600和栅极700上。栅极700可填充沟槽550。
[0035]源极800可形成在ρ型外延层400、η+区500和氧化膜610上。漏极900可形成在η+型碳化硅衬底100的第二表面上。
[0036]由于ρ型柱状区200可配置在设置于沟槽550的下方且与沟槽550的两个角之间的部分相对应的区域内，因此集中在栅极绝缘膜600上的电场可由ρ型柱状区200与η-型外延层300之间的结扩散。结果，可提高击穿电压。
[0037]现在，将参照图2至图7和图1说明根据本发明的一个示例性实施例的半导体器件的制造方法。
[0038]图2至图7是依次示出根据本发明的示例性实施例的半导体器件的制造方法的视图。
[0039]如图2中所示，可制备η+型碳化硅衬底100，并可在η+型碳化硅衬底100的第一表面上形成缓冲层图案50。缓冲层图案50可露出η+型碳化娃衬底100的第一表面的一部分。
[0040]如图3中所示，可通过在η+型碳化硅衬底100的第一表面的露出部分上的第一外延生长，形成多个P型柱状区200。
[0041]如图4中所示，可除去缓冲层图案50，然后可通过在ρ型柱状区200和η+型碳化娃衬底100的第一表面上的第二外延生长,形成η-型外延层300。
[0042]如图5中所示，可通过在η-型外延层300上的第三外延生长，形成P型外延层400，然后可通过在P型外延层400上的第四外延生长，形成η+区500。
[0043]在本发明的示例性实施例中可通过第四外延生长形成η+区500。替代性地，可通过将η+离子注入ρ型外延层400的表面的一部分，形成η+区500，而不进行外延生长。
[0044]如图6中所示,可通过蚀刻η+区500、ρ型外延层400和η_型外延层300的一部分，形成沟槽550。沟槽550可贯穿η+区500和ρ型外延层400。ρ型柱状区200可位于沟槽550的下方，与沟槽550间隔开。而且，ρ型柱状区200可位于与沟槽550的两个角之间的部分相对应的区域内。
[0045]如图7中所示，可在沟槽550内形成栅极绝缘膜600，并可在栅极绝缘膜600上形成栅极700。可在栅极绝缘膜600和栅极700上形成氧化膜610，并且蚀刻η+区500的一部分。
[0046]如图1中所示，可在ρ型外延层400、η+区500和氧化膜610上形成源极800，并且在η+型碳化硅衬底100的第二表面上形成漏极850。
[0047]现在，将参照图8详细说明根据本发明的示例性实施例和常规半导体器件的半导体特性。
[0048]图8是根据本发明的示例性实施例的半导体器件的击穿电压与常规半导体器件的击穿电压的对比图。
[0049]在图8中，A代表根据常规技术的典型垂直沟槽M0SFET，即不具有设置在沟槽下方的P型柱状区的垂直沟槽M0SFET，而B代表根据本发明的示例性实施例的半导体器件。
[0050]参照图8，根据常规技术的典型垂直沟槽MOSFET的击穿电压是1550V，而根据本发明的一个示例性实施例的半导体器件的击穿电压是1961V。
[0051]基于此可以得出结论，根据本发明的示例性实施例的半导体器件的击穿电压与常规半导体器件的击穿电压进行了比较。结果显示，根据本发明的示例性实施例的半导体器件的击穿电压比根据常规技术的典型垂直沟槽MOSFET的击穿电压高约27%。这表明与根据常规技术的典型半导体器件的击穿电压相比，根据本发明的示例性实施例的半导体器件的击穿电压得到提高。
[0052]现在，将参照图9说明根据本发明的另一示例性实施例的半导体器件。
[0053]图9是根据本发明的另一示例性实施例的半导体器件的截面图。
[0054]参照图9，除了可在η+型碳化硅衬底100的第一表面上设置第一 P型柱状区210和第二 P型柱状区220之外，根据本发明的示例性实施例的半导体器件与图1的半导体器件相同。
[0055]在根据本发明的示例性实施例的半导体器件中，可在η+型碳化硅衬底100的第一表面上设置第一 P型柱状区210、第二 P型柱状区220和η-型外延层300。第一 ρ型柱状区210和第二 ρ型柱状区220可彼此间隔开，并设置在η-型外延层300内。第一 ρ型柱状区210和第二 ρ型柱状区220可具有相同的宽度和长度。此外，第一 ρ型柱状区210和第
二P型柱状区220可在同一外延生长过程中同时形成。
[0056]ρ型外延层400和η+区500可依次设置在η_型外延层300上。
[0057]沟槽550可设置在η-型外延层300、ρ型外延层400和η+区500内。沟槽550可贯穿η+区500和ρ型外延层400。
[0058]第一 ρ型柱状区210和第二 ρ型柱状区220可与沟槽550间隔开，并配置在设置于沟槽550下方且与沟槽550的两个角相对应的区域内。
[0059]栅极绝缘膜600可设置在沟槽550内，栅极700可设置在栅极绝缘膜600上，并且氧化膜610可设置在栅极绝缘膜600和栅极700上。栅极700可填充沟槽550。
[0060]源极800可形成在ρ型外延层400、η+区500和氧化膜610上。漏极900可形成在η+型碳化硅衬底100的第二表面上。[0061]由于第一 ρ型柱状区210和第二 ρ型柱状区220可配置在设置于沟槽550的下方且与沟槽550的两个角相对应的区域内，因此集中在沟槽550底部的栅极绝缘膜600上的电场可由第一和第二 P型柱状区210、220与η-型外延层300之间的结扩散。结果，可提高击穿电压。
[0062]尽管已结合目前考虑实际的示例性实施例说明了本发明，然而应该理解的是，本发明不限于公开的实施例，而是相反，旨在覆盖包括在所附权利要求的精神和范围内的各种改型和等同布置。
【权利要求】
1.一种半导体器件，包括: η+型碳化娃衬底； 设置在所述η+型碳化硅衬底的第一表面上的第一 P型柱状区和η-型外延层； 依次设置在所述η-型外延层上的P型外延层和η+区； 贯穿所述η+区和所述P型外延层且设置在所述η-型外延层上的沟槽； 设置在所述沟槽内的栅极绝缘膜； 设置在所述栅极绝缘膜上的栅极； 设置在所述栅极上的氧化膜； 设置在所述P型外延层、η+区和氧化膜上的源极；以及 位于所述η+型碳化硅衬底的第二表面上的漏极，其中 所述第一 P型柱状区设置在所述η-型外延层内，并且 所述第一 P型柱状区设置在所述沟槽的下方，与所述沟槽间隔开。
2.根据权利要求1所述的半导体器件，其中所述第一P型柱状区设置在与所述沟槽的两个角之间的部分相对应的区域内。
3.根据权利要求1所述的半导体器件，还包括第二P型柱状区，其设置在所述η+型碳化硅衬底的第一表面上，且与所述第一 P型柱状区间隔开。
4.根据权利要求3所述的半导体器件，其中所述第二P型柱状区与所述沟槽间隔开，且设置在所述η-型外延层内。
5.根据权利要求4所述的半导体器件，其中所述第一P型柱状区和所述第二 P型柱状区分别设置在与所述沟槽的两个角相对应的区域内。
6.根据权利要求5所述的半导体器件，其中所述第一P型柱状区和所述第二 P型柱状区具有相同的宽度和长度。
7.一种半导体器件的制造方法，所述方法包括: 在η+型碳化硅衬底的第一表面上形成缓冲层图案，以露出所述η+型碳化硅衬底的第一表面的一部分； 通过在所述η+型碳化硅衬底的第一表面的露出部分上的第一外延生长，形成第一 P型柱状区； 除去所述缓冲层图案，然后通过在所述第一 P型柱状区和所述η+型碳化硅衬底的第一表面上的第二外延生长，形成η-型外延层； 通过在所述η-型外延层上的第三外延生长，形成P型外延层； 通过在所述P型外延层上的第四外延生长，形成η+区；以及 通过贯穿所述η+区和所述P型外延层并蚀刻所述η-型外延层的一部分，形成沟槽， 其中所述第一 P型柱状区形成在所述沟槽的下方，且与所述沟槽间隔开。
8.根据权利要求7所述的方法，其中所述第一P型柱状区设置在与所述沟槽的两个角之间的部分相对应的区域内。
9.根据权利要求7所述的方法，其中形成第一P型柱状区的处理还包括: 在所述η+型碳化硅衬底的第一表面上形成第二 P型柱状区，所述第二 P型柱状区与所述第一 P型柱状区间隔开，且位于所述η-型外延层内。
10.根据权利要求9所述的方法，其中所述第一 P型柱状区和所述第二 P型柱状区具有相同的宽度和长度，并且所述第一 P型柱状区和所述第二 P型柱状区分别形成在与所述沟槽的两个角相对应的区域内。
11.根据权利要求7所述的方法，还包括: 在形成η+区之后，在所述沟槽内形成栅极绝缘膜； 在所述栅极绝缘膜上形成栅极； 在所述栅极绝缘膜和所述栅极上形成氧化膜；以及 在所述P型外延层、η+区和氧化膜上形成源极，并且在所述η+型碳化硅衬底的第二表面上形 成漏极。
【文档编号】H01L21/04GK103904117SQ201310756195
【公开日】2014年7月2日 申请日期:2013年12月13日 优先权日:2012年12月27日
【发明者】李钟锡, 洪坰国, 千大焕, 郑永均 申请人:现代自动车株式会社