专利名称：用于三芯片封装的导线架的制作方法
技术领域：
用于三芯片封装的导线架技术领域[0001]本实用新型涉及一种导线架，尤其涉及一种用于16NS0P产品的三芯片封装的导线架。
背景技术：
[0002]关于半导体封装的导线架，其主要用作为芯片提供一个支撑位置并对芯片进行固定，同时用金线使芯片与导线架输出端之间连接成电路。目前，导线架几乎作为每个公司成本降低的项目，希望一条导线架上可承载尽可能多的产品，以达到节省之目的，但是现有16NS0P产品的键合金丝工艺中的工艺难度大，导致导线架的结构复杂、金线数量多，造成封装后的不良率高，产品收率低，性能不稳定，浪费了大量的生产成本。实用新型内容[0003]本实用新型克服了现有技术的不足，提供一种结构简单、产品收率高的用于三芯片封装的导线架。[0004]为达到上述目的，本实用新型采用的技术方案为:一种用于三芯片封装的导线架，包括至少一个导线支架组，所述导线支架组由多个导线支架纵向并列连接而成，所述导线支架包括三个间隔排列的第一芯片座、第二芯片座、第三芯片座，所述第一芯片座、第二芯片座、第三芯片座分别用于安装第一芯片、第二芯片、第三芯片。[0005]本实用新型一个较佳实施例中，用于三芯片封装的导线架进一步包括所述第一芯片座、所述第二芯片座、第三芯片座为横向间隔排列。[0006]本实用新型一个较佳实施例中，用于三芯片封装的导线架进一步包括所述第一芯片座、第二芯片座与第三芯片座的周围共排列有十五个引脚。[0007]本实用新型一个较佳实施例中，用于三芯片封装的导线架进一步包括所述第一芯片座、第二芯片座与第三芯片座的一侧设有八个引脚，另一侧设有七个引脚。[0008]本实用新型一个较佳实施例中，用于三芯片封装的导线架进一步包括所述第一芯片、第二芯片与第三芯片通过引线电性连接至所述引脚，相邻所述引线之间无交叉。[0009]本实用新型解决了背景技术中存在的缺陷，本实用新型设计了两个不同大小的第一芯片座与第二芯片座，适用不同尺寸大小的第一芯片、第二芯片的安装，满足了实用的需求，又在结构上进行优化，减少其引线数量，可降低封装造成的不良率，提高产品收率，具有结构简单、合理、性能稳定的优点。
[0010]
以下结合附图和实 施例对本实用新型进一步说明。[0011]图1是本实用新型的优选实施例的导线支架的结构示意图；[0012]图2是本实用新型的优选实施例的结构示意图；[0013]图中:1、导线支架组，2、导线支架，3、第一芯片座，4、第二芯片座，5、第三芯片座，6、第一芯片，7、第二芯片，8、第三芯片，9、引脚，10、引线。
具体实施方式
[0014]现在结合附图和实施例对本实用新型作进一步详细的说明，这些附图均为简化的示意图，仅以示意方式说明本实用新型的基本结构，因此其仅显示与本实用新型有关的构成。[0015]如图1所示，一种用于三芯片封装的导线架，包括至少一个导线支架组1，所述导线支架组I由多个导线支架2纵向并列连接而成，所述导线支架2包括三个间隔排列的第一芯片座3、第二芯片座4、第三芯片座5，所述第一芯片座3、第二芯片座4、第三芯片座5分别用于安装第一芯片6、第二芯片7、第三芯片8，避免了短路现象的发生，同时减少了金线等材料的使用数量。[0016]本实用新型优选所述第一芯片座3、所述第二芯片座4、第三芯片座5为横向间隔排列。[0017]进一步的，所述第一芯片座3、第二芯片座4与第三芯片座5的周围共排列有十五个引脚。将第一芯片座3、第二芯片座4、第三芯片座5作为一个整体，优选在整体的一侧设有八个引脚9，另一侧设有七个引脚9。[0018]本实用新型优选所述第一芯片6、第二芯片I与第三芯片8通过引线10电性连接至所述引脚9，相邻所述引线10之间无交叉。[0019]如图2所示，为了使得导线架可以承载更多的芯片，大大降低企业的生产成本，将十四个导线支架组I组合在一起，每个导线支架组I有五个纵向并列连接的导线支架2，每个导线支架2上可以分别安装不同大小的第一芯片6、第二芯片7、第三芯片8。[0020]以上依据本实 用新型的理想实施例为启示，通过上述的说明内容，相关人员完全可以在不偏离本项实用新型技术思想的范围内，进行多样的变更以及修改。本项实用新型的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定技术性范围。
权利要求1.一种用于三芯片封装的导线架，其特征在于:包括至少一个导线支架组，所述导线支架组由多个导线支架纵向并列连接而成，所述导线支架包括三个间隔排列的第一芯片座、第二芯片座、第三芯片座，所述第一芯片座、第二芯片座、第三芯片座分别用于安装第一芯片、第二芯片、第三芯片。
2.根据权利要求1所述的用于三芯片封装的导线架，其特征在于:所述第一芯片座、所述第二芯片座、第三芯片座为横向间隔排列。
3.根据权利要求2所述的用于三芯片封装的导线架，其特征在于:所述第一芯片座、第二芯片座与第三芯片座的周围共排列有十五个引脚。
4.根据权利要求3所述的用于三芯片封装的导线架，其特征在于:所述第一芯片座、第二芯片座与第三芯片座的一侧设有八个引脚，另一侧设有七个引脚。
5.根据权利要求4所述的用于三芯片封装的导线架，其特征在于:所述第一芯片、第二芯片与第三芯片通过引线电性连接至所述引脚，相邻所述引线之间无交叉。
专利摘要本实用新型涉及一种用于三芯片封装的导线架，包括至少一个导线支架组，所述导线支架组由多个导线支架纵向并列连接而成，所述导线支架包括三个间隔排列的第一芯片座、第二芯片座、第三芯片座，所述第一芯片座、第二芯片座、第三芯片座分别用于安装第一芯片、第二芯片、第三芯片。本实用新型设计了两个不同大小的第一芯片座与第二芯片座，适用不同尺寸大小的第一芯片、第二芯片的安装，满足了实用的需求,又在结构上进行优化,减少其引线数量,可降低封装造成的不良率,提高产品收率，具有结构简单、合理、性能稳定的优点。
文档编号H01L23/495GK203085521SQ201320078730
公开日2013年7月24日 申请日期2013年2月21日 优先权日2013年2月21日
发明者金铉东 申请人:正文电子(苏州)有限公司