复合层叠陶瓷电子部件的制作方法

复合层叠陶瓷电子部件的制作方法
【专利摘要】本发明提供一种具备被共烧成的低介电常数陶瓷层和高介电常数陶瓷层、且在低介电常数陶瓷层以及高介电常数陶瓷层的各个层中可得到相应的特性的复合层叠陶瓷电子部件。由玻璃陶瓷构成低介电常数陶瓷层(3)和高介电常数陶瓷层(4)，在低介电常数陶瓷层(3)和高介电常数陶瓷层(4)中使玻璃等的含有比率不同，其中该玻璃陶瓷包含：由MgAl2O4和/或Mg2SiO4构成的第一陶瓷；由BaO、RE2O3(RE为稀土类元素)以及TiO2构成的第二陶瓷；分别包含44.0～69.0重量％的RO(R为碱土类金属)、14.2～30.0重量％的SiO2、10.0～20.0重量％的B2O3、0.5～4.0重量％的Al2O3、0.3～7.5重量％的Li2O、以及0.1～5.5重量％的MgO的玻璃；和MnO。
【专利说明】复合层叠陶瓷电子部件

【技术领域】
[0001] 本发明涉及在内部构成例如微波用谐振器、滤波器或电容器等的多层陶瓷基板那 样的层叠陶瓷电子部件，特别涉及具备层叠了具有比较低的相对介电常数的低介电常数陶 瓷层和具有比较高的相对介电常数的高介电常数陶瓷层的复合结构的复合层叠陶瓷电子 部件。

【背景技术】
[0002] 近年来，伴随着电子设备的小型化、轻量化以及薄型化，而要求在电子设备中使用 的电子部件的小型化。但是，以往电容器、谐振器等电子部件分别地被单独构成，仅是将这 些部件小型化，从而对于电子设备的小型化而言存在极限。为此，提出各种在内部构成电容 器、谐振器等元件的多层陶瓷基板。
[0003] 另外，为了应对多层陶瓷基板的进一步的小型化以及近年来的高频化的潮流，还 提出各种具有层叠了低介电常数陶瓷层和高介电常数陶瓷层的复合结构的多层陶瓷基板。 例如，如日本特开2002-29827号公报（专利文献1)以及日本特开2003-63861号公报（专 利文献2)所记载的那样，提出被形成了布线或安装了半导体元件等的低介电常数陶瓷层 夹持、而配置高介电常数且低介电损失的材料所构成的高介电常数陶瓷层，在其中构成有 电容器、谐振器等元件的多层陶瓷基板。
[0004] 在上述专利文献1以及专利文献2中，另外还记载了适于形成低介电常数陶瓷层 的玻璃陶瓷组合物、或适于形成高介电常数陶瓷层的玻璃陶瓷组合物。
[0005] 更具体地，在专利文献1中，在其权利要求1中记载了包含MgAl204系陶瓷和玻璃 的玻璃陶瓷组合物。更详细地，记载了包含MgAl 204系陶瓷粉末、下述玻璃粉末的玻璃陶瓷 组合物，该玻璃粉末包含以Si02换算的13?50重量％的氧化硅、以B 203换算的8?60重 量％的氧化硼、以A1203换算的0?20重量％的氧化铝、以MgO换算的10?55重量％的氧 化镁。
[0006] 另外，在专利文献1中，在其权利要求2中记载了也可以进一步包含20重量％以 下的比例的碱土类金属氧化物，在其权利要求6中记载了优选玻璃的含量为整体的20?80 重量％的内容。
[0007] 根据专利文献1所记载的玻璃陶瓷组合物，在其烧结体中，可得到如相对介电常 数例如为8以下那样的比较低的相对介电常数，且能适于高频用途。
[0008] 接下来，作为构成具有比较高的相对介电常数的高介电常数陶瓷层的高介电常数 材料，在专利文献2中记载了包含Ba0-Ti0 2_RE203 (RE为稀土类元素）系电介质以及玻璃的 材料。根据专利文献2的权利要求2,玻璃包含：10?25重量％的Si02、10?40重量％的 B203、25?55重量％的Mg0、0?20重量％的Ζη0、0?15重量％的Α120 3、0· 5?10重量％ 的Li20、和0?10重量％的如〇?为Ba、Sr以及Ca中的至少一种）。另外，如专利文献2的 权利要求4所记载的那样，优选玻璃的含量为15?35重量％。
[0009] 另一方面，作为构成上述低介电常数陶瓷层的低介电常数材料，在专利文献2中 记载了与专利文献1类似的材料。
[0010] 对上述那样的专利文献1以及2所记载的各玻璃陶瓷组合物，本申请发明人重复 了实验，结果发现，首先关于绝缘可靠性而找出应该继续改善的点。其原因如以下那样推 测。
[0011] 专利文献1以及2各自记载的玻璃陶瓷组合物中包含的玻璃虽然是用于可以在 KKKTC以下的温度下进行烧成的玻璃，但是却成为易于结晶化的组成。在专利文献1以及 2所记载的玻璃陶瓷组合物中，由于在烧成过程中玻璃成分和陶瓷成分发生反应而析出结 晶，因此使在烧成完成时间点的结晶的量和玻璃成分的量稳定化较为困难。而且，推测为这 样的在烧成完成时间点的结晶的量和玻璃成分的量的不稳定性使绝缘可靠性降低。
[0012] 例如，虽然专利文献1以及2各自记载的玻璃陶瓷组合物中含有的玻璃包含较 多的MgO,但是这样一来若玻璃中的MgO较多，则认为会从玻璃成分中析出MgAl 204和/或 Mg2Si04的结晶，推测为这会招致绝缘可靠性的降低。
[0013] 另外，特别地，专利文献2所记载的高介电常数材料，为了能在KKKTC以下的温度 下进行烧成而需要添加玻璃，另一方面，为了提高相对介电常数而需要包含Ba0-Ti0 2-RE203 系电介质。但是，从该Ba0-Ti02-RE203系电介质游离出的Ti离子会引起氧缺陷。而且，这 样的氧缺陷尤其可成为使高温、高电压、长时间等的使用下的绝缘可靠性降低的原因。
[0014] 另外，本申请发明人重复了实验，结果认识到如下问题，即：在专利文献1以及2所 记载的各玻璃陶瓷组合物所具有的组成中，难以在相对介电常数低到相对介电常数高的宽 幅范围内稳定地得到期望的相对介电常数。
[0015] 即，专利文献1以及2所记载的玻璃陶瓷组合物中包含的玻璃如前述那样，在烧成 过程易于与陶瓷成分发生反应而结晶化。由于若析出结晶则相对介电常数就会变化，因此 难以得到期望的相对介电常数。
[0016] 另外，专利文献1以及2所记载的玻璃陶瓷组合物中包含的玻璃相对于MgAl20 4系 陶瓷或Ba0-Ti02-RE203系电介质的湿润性并不良好。因而，若没有将玻璃添加得比较多，则 无法使玻璃陶瓷组合物烧结。但是，若玻璃的添加量较多，则相对介电常数会降低。由此， 特别难以制作高介电常数材料。
[0017] 此外，作为复合层叠陶瓷电子部件独有的课题，还不得不考虑单独为低介电常数 陶瓷层的情况下得到的特性、和单独为高介电常数陶瓷层的情况下得到的特性，在低介电 常数陶瓷层和高介电常数陶瓷层的共烧成的情况下是否会基本得到维持。特别是，由于专 利文献1以及2各自记载的玻璃陶瓷组合物中包含的玻璃成为易于结晶化的组成，因此难 以使烧成完成时间点的结晶的量和玻璃成分的量稳定化，根据这一点推测为低介电常数陶 瓷层和高介电常数陶瓷层的共烧成的结果是失去各陶瓷层的单独时特性的可能性充分存 在。
[0018] 在先技术文献
[0019] 专利文献
[0020] 专利文献1 :日本特开2002-29827号公报
[0021] 专利文献2 :日本特开2003-63861号公报


【发明内容】

[0022] 发明要解决的课题
[0023] 因此，本发明的目的在于提供一种复合层叠陶瓷电子部件，能共烧成低介电常数 陶瓷层和高介电常数陶瓷层，在低介电常数陶瓷层以及高介电常数陶瓷层的各个层中可得 到相应的特性。
[0024] 用于解决课题的手段
[0025] 本发明面向具备被层叠的低介电常数陶瓷层和高介电常数陶瓷层的复合层叠陶 瓷电子部件，为了解决上述技术课题，特征在于具备如下那样的构成。
[0026] 低介电常数陶瓷层和高介电常数陶瓷层均由玻璃陶瓷构成，该玻璃陶瓷包含：（1) 由选自MgAl204以及Mg2Si04中的至少一方构成的第一陶瓷；（2)由Ba0、RE 203 (RE为稀土类 元素）以及Ti02构成的第二陶瓷；（3)分别包含44. 0?69. 0重量％的如(1?为从Ba、Ca以 及Sr中选出的至少一种碱土类金属）、14. 2?30. 0重量％的Si02、10. 0?20. 0重量％的 Β203、0· 5?4. 0重量％的Α1203、0· 3?7. 5重量％的Li20以及0· 1?5. 5重量％的MgO的 玻璃；和⑷MnO。
[0027] 并且，在低介电常数陶瓷层中，包含15. 5?47重量％的上述第一陶瓷，包含7? 20重量％的上述玻璃，包含5. 5?20. 5重量％的上述MnO,作为上述第二陶瓷而分别包含 2. 1?5. 2重量％的Ba0、13. 2?34. 75重量％的RE203、以及9. 5?24. 75重量％的Ti02， 相对介电常数为20以上且25以下。
[0028] 另一方面，在高介电常数陶瓷层中，包含1?15重量％的上述第一陶瓷，包含3? 15重量％的上述玻璃，包含2. 3?10重量％的上述MnO,作为上述第二陶瓷而分别包含 2. 5?15. 7重量％的8&0、24. 6?65. 3重量％的RE203、以及11. 2?36. 4重量％的Ti02， 相对介电常数为30以上。
[0029] 优选地，低介电常数陶瓷层中包含的玻璃的含量以及高介电常数陶瓷层中包含 的玻璃的含量G H满足0. 88 < G^/GH < 2. 16的条件。如从后述的实验例获知那样，若满足 该条件，则尤其能提升低介电常数陶瓷层的绝缘可靠性。
[0030] 另外，优选地，低介电常数陶瓷层中包含的MnO的含量A以及高介电常数陶瓷层 中包含的MnO的含量M H满足1. 00彡M^/MH彡2. 93的条件。如从后述的实验例获知那样， 若满足该条件，则尤其能提升高介电常数陶瓷层的绝缘可靠性。
[0031] 更优选地，满足上述两个条件的双方。由此，如从后述的实验例获知那样，对于低 介电常数陶瓷层以及高介电常数陶瓷层双方，能进一步提升绝缘可靠性。
[0032] 另外，优选低介电常数陶瓷层还包含1. 5?7. 5重量％的由选自Mg2Al4Si5018以及 BaAl2Si208中的至少一方构成的第三陶瓷。由此，如从后述的实验例获知那样，在复合层叠 陶瓷电子部件中能更不易产生弯曲。
[0033] 低介电常数陶瓷层也可还包含1. 2重量％以下的CuO,另外高介电常数陶瓷层也 可还包含1. 2重量％以下的CuO。
[0034] 发明效果
[0035] 根据本发明，由于低介电常数陶瓷层以及高介电常数陶瓷层由包含公共的元素的 玻璃陶瓷构成，因此能没有问题地使低介电常数陶瓷层和高介电常数陶瓷层共烧结。
[0036] 另外，对于低介电常数陶瓷层以及高介电常数陶瓷层的各个层，由于包含于其中 的玻璃难以结晶化、且包含MnO,因此能提高绝缘可靠性。
[0037] 另外，在低介电常数陶瓷层中，能得到相对介电常数为20以上且25以下、绝缘可 靠性高、Qf值高、静电容温度系数（TCC)的绝对值为60ppm/K以下这样的特性。
[0038] 另一方面，在高介电常数陶瓷层中，能得到相对介电常数为30以上、绝缘可靠性 高、Qf值高、静电容温度系数（TCC)的绝对值为150ppm/K以下这样的特性。

【专利附图】

【附图说明】
[0039] 图1是表示作为本发明所涉及的复合层叠陶瓷电子部件的一例的具备多层陶瓷 基板2的陶瓷多层模块1的截面图。
[0040] 图2是分解表示图1所示的陶瓷多层模块1的立体图。
[0041] 图3是表示作为本发明所涉及的复合层叠陶瓷电子部件的其他示例的LC滤波器 21的外观的立体图。
[0042] 图4是图3所示的LC滤波器21所给出的等效电路图。
[0043] 图5是分解表示图3所示的LC滤波器21中具备的部件主体23的立体图。
[0044] 图6是表示在实验例中制作出的两个种类的共烧结体的截面图。

【具体实施方式】
[0045] 参照图1以及图2来说明作为本发明所涉及的复合层叠陶瓷电子部件的一例的具 备多层陶瓷基板2的陶瓷多层模块1。
[0046] 陶瓷多层模块1中具备的多层陶瓷基板2具备被层叠的多个低介电常数陶瓷层3 以及被层叠的多个高介电常数陶瓷层4,多个低介电常数陶瓷层3位于夹着多个高介电常 数陶瓷层4的位置，将它们共烧成。
[0047] 低介电常数陶瓷层3和高介电常数陶瓷层4均由玻璃陶瓷构成，该玻璃陶瓷包 含：
[0048] (1)由选自MgAl204以及Mg2Si0 4中的至少一方构成的第一陶瓷；
[0049] (2)由BaO、RE203(RE为稀土类元素）以及Ti0 2构成的第二陶瓷；
[0050] (3)分别包含44. 0?69. 0重量％的R0(R为从Ba、Ca以及Sr中选出的至少一种 碱土类金属）、14. 2?30. 0重量％的Si02、10. 0?20. 0重量％的Β203、0· 5?4. 0重量％ 的Α1203、0. 3?7. 5重量％的Li20、以及0. 1?5. 5重量％的MgO的玻璃；和
[0051] (4)MnO。
[0052] 如此，由于低介电常数陶瓷层3以及高介电常数陶瓷层4由包含公共的元素的玻 璃陶瓷构成，因此能没有问题地使低介电常数陶瓷层3和高介电常数陶瓷层4共烧结。
[0053] 另外，根据在本发明中使用的上述玻璃陶瓷，如从后述的实验例中明确的那样，能 起到如下的效果。
[0054] ㈧绝缘可靠性高。
[0055] 该玻璃陶瓷中包含的玻璃成为难以结晶化的组成。因而，在烧成完成时间点的结 晶量和玻璃成分量稳定，由此能使绝缘可靠性提升。这是因为，该玻璃与专利文献1以及2 所记载的玻璃陶瓷中包含的玻璃相比，由于MgO含量较少，因此能抑制MgAl 204、Mg2Si04这 样的结晶的析出，并且通过使R〇含量较多从而成为不结晶化的组成。
[0056] 另外，上述玻璃陶瓷组合物包含MnO。专利文献1以及2所记载的玻璃陶瓷组合 物不包含MnO。由于Ti氧化物的还原而产生的Ti离子引起氧缺陷，这能成为使高温、高电 压、长时间等的使用下的绝缘可靠性降低的原因。在本发明中，通过将Μη置换到Ti位来抑 制氧缺陷的产生。推测为这也有助于绝缘可靠性的提升。
[0057] (B)在相对介电常数低到相对介电常数高的宽幅范围内能够容易地得到期望的相 对介电常数的产品。
[0058] 如前述那样，专利文献1以及2所记载的玻璃易于与陶瓷成分发生反应而结晶化， 因而相对介电常数易于发生变化。与此相对，由于本发明中使用的玻璃陶瓷中包含的玻璃 难以结晶化，因此容易制作具有期望的相对介电常数的产品。
[0059] 另外，本发明中使用的玻璃陶瓷中包含的玻璃是相对于上述第一陶瓷以及上述第 二陶瓷的湿润性高且反应性低的玻璃。因此，该玻璃陶瓷即使玻璃成分较少也能使其烧结， 反之，即使玻璃成分较多也难以反应而稳定。因此，在玻璃陶瓷中，能宽幅地调整陶瓷成分 以及玻璃成分各自的含量，因而仅调整陶瓷成分以及玻璃成分的各含量就能容易地提供从 低介电常数产品到高介电常数产品的宽幅的产品。即，如以下说明的那样，能提供适于构成 低介电常数陶瓷层3的玻璃陶瓷、和适于构成高介电常数陶瓷层4的玻璃陶瓷。
[0060] 需要说明的是，本发明中使用的玻璃陶瓷在烧成前后组成没有大的变动。虽然存 在玻璃中的B 203、Li20于烧成时挥发的情况，但是即便在该情况下烧成后的其他成分的比率 也与烧成前几乎没有变化。
[0061] 在构成低介电常数陶瓷层3的玻璃陶瓷中，包含15. 5?47重量％的第一陶瓷，包 含7?20重量％的玻璃，包含5. 5?20. 5重量％的MnO,作为第二陶瓷而分别包含2. 1? 5. 2重量％的Ba0、13. 2?34. 75重量％的RE203、以及9. 5?24. 75重量％的Ti02。
[0062] 在低介电常数陶瓷层3中，能得到如下特性：相对介电常数为20以上且25以下、 绝缘可靠性高、Qf值高、静电容温度系数（TCC)的绝对值为60ppm/K以下。
[0063] 另一方面，在构成高介电常数陶瓷层4的玻璃陶瓷中，包含1?15重量％的第一 陶瓷，包含3?15重量％的玻璃，包含2. 3?10重量％的此0,作为第二陶瓷而分别包含 2. 5?15. 7重量％的Ba0、24. 6?65. 3重量％的RE203、以及11. 2?36. 4重量％的Ti02。
[0064] 在高介电常数陶瓷层4中，能得到如下特性：相对介电常数为30以上、绝缘可靠性 高、Qf值高、静电容温度系数（TCC)的绝对值为150ppm/K以下。
[0065] 优选地，低介电常数陶瓷层3中包含的玻璃的含量心以及高介电常数陶瓷层4中 包含的玻璃的含量GH满足0. 88 < GyGH < 2. 16的条件。如从后述的实验例获知那样，若 满足该条件，则尤其能提升低介电常数陶瓷层3的绝缘可靠性。推测这是因为，能抑制在低 介电常数陶瓷层3的玻璃成分和高介电常数陶瓷层4的玻璃成分之间的相互扩散。
[0066] 另外，优选地，低介电常数陶瓷层3中包含的MnO的含量&以及高介电常数陶瓷 层4中包含的MnO的含量MH满足1. 00彡M^/MH彡2. 93的条件。如从后述的实验例获知那 样，若满足该条件，则尤其能提升高介电常数陶瓷层4的绝缘可靠性。推测这是因为，能抑 制在低介电常数陶瓷层3的MnO成分和高介电常数陶瓷层4的MnO成分之间的相互扩散。 [0067] 更优选地，满足上述两个条件的双方。由此，如从后述的实验例获知那样，对于低 介电常数陶瓷层3以及高介电常数陶瓷层4双方，能进一步提升绝缘可靠性。
[0068] 另外，优选低介电常数陶瓷层3还包含1. 5?7. 5重量％的由选自Mg2Al4Si5018以 及BaAl2Si208中的至少一方构成的第三陶瓷。由此，如从后述的实验例获知那样，在多层陶 瓷基板2中能更不易产生弯曲。
[0069] 低介电常数陶瓷层3也可还包含1. 2重量％以下的CuO,另外高介电常数陶瓷层4 也可还包含1. 2重量％以下的CuO。
[0070] 多层陶瓷基板2具备各种布线导体。作为布线导体，典型地有：沿着陶瓷层3与4 之间的特定的界面所形成的内部导体膜6、贯通陶瓷层3以及4的特定的陶瓷层地延伸的通 孔导体7、以及形成于多层陶瓷基板2的外表面上的外部导体膜8。
[0071] 上述内部导体膜6之中与高介电常数陶瓷层4关联而设的几个内部导体膜被配置 成提供静电容，由此构成了电容器元件。
[0072] 在多层陶瓷基板2的上表面搭载有多个电子部件9?17。图示的电子部件9? 17之中，例如电子部件9是二极管，电子部件11是层叠陶瓷电容器，电子部件16是半导体 1C。这些电子部件9?17与在多层陶瓷基板2的上表面所形成的外部导体膜8的特定的 外部导体膜电连接，同时与在多层陶瓷基板2的内部所形成的布线导体一起，构成了对于 陶瓷多层模块1而言必要的电路。
[0073] 在多层陶瓷基板2的上表面，固定有用于对电子部件9?17进行屏蔽的导电性帽 18。导电性帽18与前述的通孔导体7的特定的通孔导体电连接。
[0074] 另外，陶瓷多层模块1将在多层陶瓷基板2的下表面上所形成的外部导体膜8的 特定的外部导体膜作为连接用端子而安装在未图示的母板上。
[0075] 多层陶瓷基板2能使用公知的陶瓷层叠一体烧成技术来制造。
[0076] S卩，首先制作用于低介电常数陶瓷层3的陶瓷生片。更具体地，在提供上述的玻璃 陶瓷的原料组合物中添加包含粘合剂树脂以及溶剂的有机载体，得到陶瓷浆料。例如用刮 刀法将该陶瓷浆料成形为片状，在干燥后，冲裁为规定的尺寸，由此得到陶瓷生片。然后， 为了在该陶瓷生片形成布线导体，例如用期望的图案来赋予以铜或银为主成分的导电性糊 剂。
[0077] 另一方面，以与用于低介电常数陶瓷层3的陶瓷生片的情况相同的方法，来制作 包含提供构成高介电常数陶瓷层4的玻璃陶瓷的原料组合物的陶瓷生片。然后，为了在该 陶瓷生片形成布线导体，例如用期望的图案赋予以铜或银为主成分的导电性糊剂。
[0078] 接下来，分别以给定的顺序分别层叠规定片数的如上述那样得到的用于低介电常 数陶瓷层3的陶瓷生片以及用于高介电常数陶瓷层4的陶瓷生片，接下来在厚度方向上进 行加压。
[0079] 接下来，通过在1000°C以下例如800?1000°C温度下烧成如上述那样得到的原始 的层叠体，从而能得到多层陶瓷基板2。在此，在布线导体以铜为主成分的情况下，烧成在氮 气氛等非氧化性气氛中实施，在布线导体以银为主成分的情况下，烧成在大气等氧化性气 氛中实施。
[0080] 接下来，应用钎焊等在多层陶瓷基板2的表面搭载电子部件9?17,安装导电性帽 18,由此完成陶瓷多层模块1。
[0081] 根据以上那样的陶瓷多层模块1，因为在多层陶瓷基板2中具备的低介电常数陶 瓷层3中，相对介电常数为20以上且25以下、Qf值高、静电容温度系数的绝对值为60ppm/K 以下，而在高介电常数陶瓷层4中相对介电常数为30以上、Qf值高、静电容温度系数（TCC) 的绝对值为150ppm/K以下，所以能适于高频用途且可靠性优异。另外，还能使陶瓷多层模 块1的绝缘可靠性优异。
[0082] 接下来，参照图3到图5来说明作为本发明所涉及的复合层叠陶瓷电子部件的其 他示例的LC滤波器21。
[0083] 如图3所示，LC滤波器21具备作为具有多个的被层叠的玻璃陶瓷层而构成的层叠 结构物的部件主体23,在该部件主体23的外表面上的各端部设置有端子电极24以及25， 在各侧面的中间部设置有端子电极26以及27。
[0084] 如图4所示，LC滤波器21为：在端子电极24与25之间构成被串联连接的两个电 感L1以及L2,在电感L1以及L2的连接点与端子电极26以及27之间构成电容C。
[0085] 如图5所示，部件主体23具备多个的被层叠的陶瓷层28?40。需要说明的是，陶 瓷层的层叠数并不限定于图示的数量。
[0086] 陶瓷层28?40分别如下那样得到：在提供玻璃陶瓷的原料组合物中添加由粘合 剂树脂以及溶剂构成的有机载体，将它们混合而得到的陶瓷浆料利用刮刀法成形为片状， 在干燥后冲裁成规定的大小，然后对由此得到的陶瓷生片进行烧成，最终形成陶瓷层28? 40。
[0087] 另外，为了提供图4所示那样的电感L1以及L2和电容C，按照以下那样的方式与 陶瓷层28?40的特定的陶瓷层关联地设置布线导体。
[0088] 在陶瓷层30形成构成电感L1的一部分的线圈图案41，并且形成从该线圈图案41 的一端延伸的引出图案42,在线圈图案41的另一端设置通孔导体43。引出图案42与端子 电极24连接。
[0089] 在陶瓷层31形成构成电感L1的一部分的线圈图案44,并且在其一端设置通孔导 体45。线圈图案44的另一端与前述的通孔导体43连接。
[0090] 在陶瓷层32设置与上述的通孔导体45连接的通孔导体46。
[0091] 在陶瓷层33形成构成电容C的一部分的电容器图案47,并且形成从电容器图案 47延伸的引出图案48以及49。引出图案48以及49与端子电极26以及27连接。另外， 在陶瓷层33设置与前述的通孔导体46连接的通孔导体50。
[0092] 在陶瓷层34形成构成电容C的一部分的电容器图案51，并且设置与电容器图案 51连接的通孔导体52。电容器图案51与前述的通孔导体50连接。
[0093] 在陶瓷层35形成构成电容C的一部分的电容器图案53,并且形成从该电容器图案 53延伸的引出图案54以及55。引出图案54以及55与端子电极26以及27连接。另外， 在该陶瓷层35设置与前述的通孔导体52连接的通孔导体56。
[0094] 在陶瓷层36设置与上述的通孔导体56连接的通孔导体57。
[0095] 在陶瓷层37形成构成电感L2的一部分的线圈图案58,并且在其一端设置通孔导 体59。线圈图案58的另一端与前述的通孔导体57连接。
[0096] 在陶瓷层38形成构成电感L2的一部分的线圈图案60,并且形成从该线圈图案60 的一端延伸的引出图案61。引出图案61与端子电极25连接。线圈图案60的另一端与前 述的通孔导体59连接。
[0097] 在形成以上那样的作为布线导体的线圈图案41、44、58以及60、引出图案42、48、 49、54、55以及61、通孔导体43、45、46、50、52、56、57以及59、还有电容器图案47、51以及 53时，例如使用以铜或银为主成分的导电性糊剂，为了赋予该导电性糊剂，例如应用丝网印 刷。
[0098] 然后，为了得到部件主体23,按照规定的顺序来层叠将成为上述的各个陶瓷层 28?40的陶瓷生片，在厚度方向上进行加压，之后在1000°C以下例如800?1000°C的温度 下烧成。在此，与前述的陶瓷多层模块1的情况相同，在布线导体以铜为主成分的情况下， 烧成在氮气氛等非氧化性气氛下实施，在布线导体以银为主成分的情况下，烧成在大气等 氧化性气氛中实施。
[0099] 另外，为了形成位于部件主体23的外表面上的端子电极24?27,例如应用以铜或 银为主成分的导电性糊剂的涂敷以及烧结、或蒸镀、镀敷或溅射等薄膜形成法等。
[0100] 在以上那样的LC滤波器21中，关于陶瓷层28?40之中特别对电容C的构成直 接做出贡献的陶瓷层33以及34,由与构成前述图1所示的陶瓷多层模块1所具备的高介 电常数陶瓷层4的材料相同的高介电常数陶瓷材料构成，关于其他的陶瓷层28?32以及 35?40,由与构成陶瓷多层模块1所具备的低介电常数陶瓷层3的材料相同的低介电常数 陶瓷材料构成。
[0101] 本发明还能应用于图示那样的陶瓷多层模块1或LC滤波器21以外的复合层叠陶 瓷电子部件。
[0102] 接下来，说明为了评价由本发明中使用的玻璃陶瓷得到的特性、以及使用该玻璃 陶瓷所构成的复合层叠陶瓷电子部件具有的特性而实施的实验例。
[0103] [准备玻璃]
[0104] 首先，作为玻璃陶瓷中包含的玻璃、即在以下实验例中公共使用的玻璃，将以表1 所示的组成来进行调和的组成在1100?1400°c的温度下熔融、骤冷而玻璃化，之后进行了 湿式粉碎，由此准备了各种组成的玻璃粉末。
[0105] [表 1]
[0106]

【权利要求】
1. 一种复合层叠陶瓷电子部件，具备被层叠的低介电常数陶瓷层和高介电常数陶瓷 层， 所述低介电常数陶瓷层和所述高介电常数陶瓷层均由玻璃陶瓷构成，该玻璃陶瓷包 含： (1) 由选自MgAl204以及Mg2Si04中的至少一方构成的第一陶瓷； (2) 由BaO、RE203以及Ti02构成的第二陶瓷，其中RE为稀土类元素； (3) 分别包含44. 0?69. 0重量％的R0、14. 2?30. 0重量％的Si02、10. 0?20. 0重 量％的Β203、0· 5?4. 0重量％的Α1203、0· 3?7. 5重量％的Li20、以及0· 1?5. 5重量％的 MgO的玻璃，其中R为从Ba、Ca以及Sr中选出的至少一种碱土类金属；和 ⑷ MnO， 在所述低介电常数陶瓷层中， 包含15. 5?47重量％的所述第一陶瓷， 包含7?20重量％的所述玻璃， 包含5. 5?20. 5重量％的所述MnO， 作为所述第二陶瓷而分别包含2. 1?5. 2重量％的8&0、13. 2?34. 75重量％的1?203、 以及9. 5?24. 75重量％的Ti02， 所述低介电常数陶瓷层的相对介电常数为20以上且25以下， 在所述高介电常数陶瓷层中， 包含i?15重量·%的所述第一陶瓷， 包含3?15重量％的所述玻璃， 包含2. 3?10重量％的所述MnO， 作为所述第二陶瓷而分别包含2. 5?15. 7重量％的BaO、24. 6?65. 3重量％的RE203、 以及11. 2?36. 4重量％的Ti02， 所述高介电常数陶瓷层的相对介电常数为30以上。
2. 根据权利要求1所述的复合层叠陶瓷电子部件，其中， 所述低介电常数陶瓷层中包含的所述玻璃的含量以及所述高介电常数陶瓷层中包 含的所述玻璃的含量GH满足0. 88 < G^/GH < 2. 16的条件。
3. 根据权利要求1所述的复合层叠陶瓷电子部件，其中， 所述低介电常数陶瓷层中包含的所述MnO的含量I以及所述高介电常数陶瓷层中包 含的所述MnO的含量MH满足1. 00彡Mt/MH彡2. 93的条件。
4. 根据权利要求1所述的复合层叠陶瓷电子部件，其中， 所述低介电常数陶瓷层中包含的所述玻璃的含量以及所述高介电常数陶瓷层中包 含的所述玻璃的含量GH满足0. 88 < G^/GH < 2. 16的条件，并且， 所述低介电常数陶瓷层中包含的所述MnO的含量I以及所述高介电常数陶瓷层中包 含的所述MnO的含量MH满足1. 00彡Mt/MH彡2. 93的条件。
5. 根据权利要求1?4中任一项所述的复合层叠陶瓷电子部件，其中， 所述低介电常数陶瓷层还包含1. 5?7. 5重量％的由选自Mg2Al4Si5018以及BaAl 2Si208 中的至少一方构成的第三陶瓷。
6. 根据权利要求1?5中任一项所述的复合层叠陶瓷电子部件，其中， 所述低介电常数陶瓷层还包含1. 2重量％以下的CuO。
7.根据权利要求1?6中任一项所述的复合层叠陶瓷电子部件，其中， 所述高介电常数陶瓷层还包含1. 2重量％以下的CuO。
【文档编号】H01G4/30GK104144898SQ201380009293
【公开日】2014年11月12日 申请日期:2013年2月5日 优先权日:2012年2月13日
【发明者】藤田诚司, 足立大树, 金子和广, 足立聪, 坂本祯章 申请人:株式会社村田制作所