氮化物半导体器件的电极构造及其制造方法以及氮化物半导体场效应晶体管的制作方法
【专利摘要】根据该氮化物半导体器件的电极构造，欧姆电极(111、112)从氮化物半导体叠层体(105)的凹部(116、119)起不与AlGaN阻挡层(104)的表面(104A)接触地形成至绝缘膜(107)的表面(107C)，绝缘膜(107)覆盖AlGaN阻挡层(104)的表面(104A)。因此，在通过干式蚀刻形成欧姆电极(111、112)时，能够利用绝缘膜(107)保护AlGaN阻挡层(104)的表面(104A)。
【专利说明】氮化物半导体器件的电极构造及其制造方法以及氮化物半导体场效应晶体管
【技术领域】
[0001]本发明涉及在具有异质界面的氮化物半导体叠层体上形成的凹部中形成有欧姆电极的氮化物半导体器件的电极构造及其制造方法以及具备上述氮化物半导体器件的电极构造的氮化物半导体场效应晶体管。
【背景技术】
[0002]以往，作为氮化物半导体器件的电极构造，如专利文献I (日本特许第4333652号公报)所示，有在氮化物半导体叠层体上形成凹部，在该凹部中形成欧姆电极来降低接触电阻的电极构造。
[0003]另外，具备这样的电极构造的氮化物半导体场效应晶体管如专利文献2(日本特开2011-249439号公报)所示。该氮化物半导体场效应晶体管，如图9所示，在Si衬底501上形成有氮化物半导体叠层体502，在该氮化物半导体叠层体502上形成有源极电极505、漏极电极506和栅极电极507。
[0004]上述氮化物半导体叠层体502通过在Si衬底501上依次形成AlN缓冲层521、无掺杂GaN层523和无掺杂AlGaN层524而构成。该氮化物半导体叠层体502，形成有从表面贯通上述无掺杂GaN层523与无掺杂AlGaN层524的异质界面的凹部，在该凹部中形成有源极电极505和漏极电极506。另外，在无掺杂AlGaN层524中，在上述源极电极505与漏极电极506之间的部位形成有未到达上述异质界面的凹部，在该凹部中形成有栅极电极507。
[0005]上述源极电极505和漏极电极506具有以与上述无掺杂AlGaN层524的上表面接触的方式延伸的凸缘部505A、506A。从该源极电极505的凸缘部505A上至上述漏极电极506的凸缘部506A上，以覆盖上述无掺杂AlGaN层524的上表面和上述栅极电极507的方式形成有由氮化铝构成的第一绝缘膜511。进一步，在该第一绝缘膜511上形成有由氮化硅构成的第二绝缘膜512。该第二绝缘膜512在栅极电极507与漏极电极506之间形成有使第一绝缘膜511露出的贯通孔。形成有填埋该第二绝缘膜512的贯通孔并且在上述第二绝缘膜512上延伸而到达源极电极505的场板(field plate)515。
[0006]然而，上述以往的场效应晶体管存在如下问题。
[0007](I)通过剥离(lift-off)形成构成源极电极505和漏极电极506的欧姆金属，因此，在大口径化和量产时会产生剥离时间变长等问题。
[0008](2)当为了解决上述(I)的问题而通过干式蚀刻形成欧姆金属时，会产生在无掺杂AlGaN层524的表面出现蚀刻损伤的问题。
[0009]S卩，存在由于上述蚀刻损伤而被切断的键成为电荷的陷阱能级，引起导通电阻增加的问题。另外，在上述蚀刻时无掺杂AlGaN层的膜厚减少，二维电子气的浓度减少，由此，导通电阻也会增加。另外，存在由于传导由上述干式蚀刻形成的能级，漏电流也会增加的问题。现有技术文献
[0010]专利文献
[0011]专利文献1:日本特许第4333652号公报
[0012]专利文献2:日本特开2011-249439号公报
【发明内容】
[0013]发明要解决的技术问题
[0014]因此，本发明的技术问题在于提供能够降低导通电阻和漏电流的氮化物半导体器件的电极构造及其制造方法和氮化物半导体场效应晶体管。
[0015]用于解决技术问题的手段
[0016]为了解决上述技术问题，本发明的氮化物半导体器件的电极构造的特征在于，具备:
[0017]氮化物半导体叠层体，该氮化物半导体叠层体具有异质界面并且具有从表面向上述异质界面凹陷的凹部；
[0018]绝缘膜，该绝缘膜形成在上述氮化物半导体叠层体的表面上并且上述凹部外；和
[0019]欧姆电极，该欧姆电极以不与上述氮化物半导体叠层体的表面接触的方式从上述氮化物半导体叠层体的凹部形成至上述绝缘膜的表面。
[0020]根据本发明的氮化物半导体器件的电极构造，上述绝缘膜覆盖上述氮化物半导体叠层体的表面，上述欧姆电极从上述凹部起不与上述氮化物半导体叠层体的表面接触地形成至上述绝缘膜的表面。因此，在通过干式蚀刻形成成为上述欧姆电极的欧姆金属时，能够利用上述绝缘膜保护上述氮化物半导体叠层体的表面。由此，根据本发明，能够不对上述氮化物半导体叠层体的表面造成蚀刻损伤而通过能够量产和大口径化的干式蚀刻形成欧姆金属，能够实现能够降低导通电阻和漏电流的氮化物半导体器件的电极构造。
[0021]另外，在一个实施方式的氮化物半导体器件的电极构造中，上述氮化物半导体叠层体具有:
[0022]第一 GaN类半导体层；和
[0023]第二 GaN类半导体层，该第二 GaN类半导体层层叠在上述第一 GaN类半导体层上，并且与上述第一 GaN类半导体层形成上述异质界面。
[0024]根据该实施方式，通过由第一 GaN类半导体层和第二 GaN类半导体层构成上述氮化物半导体叠层体，能够提供适合于高频、高功率器件的氮化物半导体器件的电极构造。
[0025]另外，在一个实施方式的氮化物半导体器件的电极构造中，上述绝缘膜为包含氮化硅膜的绝缘膜或由氮化硅膜构成的绝缘膜，或者由氧氮化硅膜构成的绝缘膜、由氮碳化硅膜构成的绝缘膜、由氧化铝或氮化铝构成的绝缘膜。
[0026]根据该实施方式，通过使用上述绝缘膜，能够实现电流崩塌的减少。“电流崩塌”是指高电压工作时的晶体管的导通电阻比低电压工作时的晶体管的导通电阻高的现象。
[0027]另外，在一个实施方式的氮化物半导体场效应晶体管中，具备上述氮化物半导体器件的电极构造，该氮化物半导体场效应晶体管具备:
[0028]由上述欧姆电极构成的源极电极；
[0029]由上述欧姆电极构成的漏极电极；和
[0030]在上述氮化物半导体叠层体上形成的栅极电极。
[0031]根据该实施方式，能够提供能够降低导通电阻和漏电流的氮化物半导体场效应晶体管。
[0032]另外，在本发明的氮化物半导体器件的电极构造的制造方法中，在具有异质界面的氮化物半导体叠层体上形成绝缘膜，
[0033]通过蚀刻除去上述绝缘膜的预先确定的区域使上述氮化物半导体叠层体的表面露出，
[0034]以上述绝缘膜作为掩模，对上述氮化物半导体叠层体进行蚀刻，在上述氮化物半导体叠层体上形成向上述异质界面凹陷的凹部，
[0035]对上述绝缘膜进行热处理，
[0036]在进行上述热处理后的绝缘膜上和上述凹部中形成金属膜，
[0037]对上述金属膜进行蚀刻，并进行热处理，以形成欧姆电极，该欧姆电极从上述凹部形成至上述绝缘膜的表面，而不与上述氮化物半导体叠层体的表面接触。
[0038]根据本发明的电极构造的制造方法，在对上述金属膜进行蚀刻时，上述绝缘膜覆盖上述氮化物半导体叠层体的表面，上述欧姆电极以不与上述氮化物半导体叠层体的表面接触的方式从上述凹部形成至上述绝缘膜的表面。因此，在通过蚀刻形成成为上述欧姆电极的欧姆金属时，能够利用上述绝缘膜保护上述氮化物半导体叠层体的表面。因此，根据本发明，能够不对上述氮化物半导体叠层体的表面造成蚀刻损伤而通过能够量产和大口径化的干式蚀刻形成欧姆金属，能够制造能够降低导通电阻和漏电流的氮化物半导体器件的电极构造。
[0039]另外，在一个实施方式的氮化物半导体器件的电极构造的制造方法中，对上述金属膜进行热处理的温度，为比对上述绝缘膜进行热处理的温度低的温度。
[0040]根据该实施方式，能够抑制由上述金属膜的热处理导致的电极金属向上述绝缘膜的扩散，能够降低经由上述绝缘膜的漏电流。
[0041]发明效果
[0042]根据本发明的氮化物半导体器件的电极构造，能够不对氮化物半导体叠层体的表面造成蚀刻损伤而通过能够量产和大口径化的干式蚀刻形成欧姆金属，能够实现能够降低导通电阻和漏电流的氮化物半导体器件的电极构造。
【专利附图】
【附图说明】
[0043]图1是具备本发明的第一实施方式的氮化物半导体器件的电极构造的实施方式的GaN类场效应晶体管的截面图。
[0044]图2是对上述GaN类场效应晶体管的制造工序进行说明的工序截面图。
[0045]图3是紧接着图2的工序截面图。
[0046]图4是紧接着图3的工序截面图。
[0047]图5是紧接着图4的工序截面图。
[0048]图6是紧接着图5的工序截面图。
[0049]图7是紧接着图6的工序截面图。
[0050]图8是紧接着图7的工序截面图。
[0051]图9是具备以往的氮化物半导体器件的电极构造的场效应晶体管的截面图。
【具体实施方式】
[0052]以下，利用图示的实施方式对本发明进行详细说明。
[0053](第一实施方式)
[0054]图1表示具备本发明的第一实施方式的电极构造的实施方式的氮化物半导体器件的截面图，该氮化物半导体器件为GaN类HFET(Hetero-junct1n Field EffectTransistor:异质结场效应晶体管)。
[0055]该氮化物半导体器件，如图1所示，在Si衬底101上形成有无掺杂AlGaN缓冲层102、作为第一 GaN类半导体层的一个例子的无掺杂GaN沟道层103、和作为第二 GaN类半导体层的一个例子的无掺杂AlGaN阻挡层104。在该无掺杂GaN沟道层103与无掺杂AlGaN阻挡层104的异质界面附近产生2DEG (二维电子气)层106。上述无掺杂GaN沟道层103和无掺杂AlGaN阻挡层104构成氮化物半导体叠层体105。
[0056]此外，可以代替上述GaN沟道层103而使用具有带隙比上述AlGaN阻挡层104小的组成的AlGaN层。另外，可以在上述AlGaN阻挡层104上设置例如由GaN构成的约Inm
厚度的层作为覆盖层。
[0057]在上述氮化物半导体叠层体105中，相互隔开间隔而形成有凹部116和凹部119。该凹部116和凹部119，从上述AlGaN阻挡层104的表面104A贯通上述AlGaN阻挡层104和上述2DEG层106到达上述GaN沟道层103。另外，在上述AlGaN阻挡层104的表面104A上形成有绝缘膜107。该绝缘膜107形成在上述凹部116和凹部119之外。即，该绝缘膜107具有与上述凹部116相连的开口部107A和与上述凹部119相连的开口部107B，该开口部107AU07B具有与上述凹部116、119的侧壁116A、119A位于大致同一面上的侧壁107A-1、107B-1。
[0058]另外，在上述凹部116中形成有作为欧姆电极的源极电极111，在上述凹部119中形成有漏极电极112。上述源极电极111填埋上述凹部116，并且贯通上述绝缘膜107的开口部107A。该源极电极111具有从上述绝缘膜107的开口部107A延伸至上述绝缘膜107的表面107C的凸缘部111A。另外，上述漏极电极112贯通上述绝缘膜107的开口部107B并且填埋上述凹部119。该漏极电极112具有从上述绝缘膜107的开口部107B延伸至上述绝缘膜107的表面107C的凸缘部112A。
[0059]如图1所示，上述AlGaN阻挡层104的表面104A由上述绝缘膜107覆盖。因此，上述源极电极111、漏极电极112，与构成上述凹部116、119的侧壁116AU19A的上述AlGaN阻挡层104的侧壁104B接触，但是不与上述AlGaN阻挡层104的表面104A接触。
[0060]上述源极电极111和漏极电极112，作为一个例子，由将T1、Al、TiN依次层叠而形成的Ti/Al/TiN构成。
[0061]另外，在上述源极电极111与漏极电极112之间的上述绝缘膜107上形成有栅极电极113。该栅极电极113例如由TiN或WN等制作。此外，栅极电极113可以为贯通上述绝缘膜107到达上述AlGaN阻挡层104的肖特基电极。
[0062]在上述结构的氮化物半导体器件中，由在GaN层103与AlGaN层104的界面附近产生的二维电子气(2DEG)层106形成沟道，通过对栅极电极113施加电压来控制该沟道，使具有源极电极111、漏极电极112和栅极电极113的HFET导通或截止。该HFET为常导通型(normally-on type)的晶体管,其在对栅极电极113施加有负电压时,在栅极电极113下的GaN层103形成耗尽层，成为截止状态，而在栅极电极113的电压为零时，在栅极电极113下的GaN层103，耗尽层消失，成为导通状态。
[0063]接着，根据图2?图8对上述氮化物半导体器件的制造方法进行说明。此外，在图2?图8中，为了使得容易看图，没有图示Si衬底和无掺杂AlGaN缓冲层。
[0064]首先，如图2所示,在Si衬底(未图示)上,利用MOCVD (Metal Organic ChemicalVapor Deposit1n:有机金属气相沉积)法，依次形成无掺杂AlGaN缓冲层(未图示)、无掺杂GaN沟道层103和无掺杂AlGaN阻挡层104。无掺杂GaN沟道层103的厚度例如为I μ m,无掺杂AlGaN阻挡层104的厚度例如为30nm。该GaN沟道层103和AlGaN阻挡层104构成氮化物半导体叠层体105。在图2中，106为在GaN沟道层103与AlGaN阻挡层104的异质界面附近形成的二维电子气(2DEG)层106。
[0065]接着，在上述AlGaN阻挡层104上，利用例如等离子体CVD (Chemical VaporDeposit1n:化学气相沉积)法形成膜厚200nm的作为绝缘膜107的例如氮化娃膜107。该绝缘膜107的生长温度，作为一个例子，为225°C，但是可以在200°C?400°C的范围设定。另外，上述绝缘膜107的膜厚，作为一个例子，为200nm，但是可以在20nm?400nm的范围设定。
[0066]接着，如图3所示，在上述绝缘膜107上形成光致抗蚀剂层126，进行曝光和显影，由此，在上述光致抗蚀剂层126中形成开口 126A、126B，将形成有上述开口 126AU26B的光致抗蚀剂层126作为掩模，进行湿式蚀刻。由此，如图4所示，在上述绝缘膜107中形成开口部107AU07B。此外，可以代替上述湿式蚀刻而通过干式蚀刻在上述绝缘膜107中形成开口部 107A、107B。
[0067]接着，如图5所示，除去上述光致抗蚀剂层126。
[0068]接着，如图6所示，将上述绝缘膜107作为掩模进行干式蚀刻或湿式蚀刻，形成从上述AlGaN阻挡层104到达GaN沟道层103的凹部116、119。接着，进行氧等离子体处理或酸清洗。此外，该氧等离子体处理或酸清洗可以不必进行。
[0069]接着，对上述绝缘膜107进行热处理。该热处理例如在氮气气氛中在500°C进行5分钟。另外，上述热处理的温度，作为一个例子，可以在500°C?850°C的范围设定。
[0070]接着，如图7所示，在上述绝缘膜107上和凹部116、119中，通过溅射依次层叠T1、Al、TiN，由此，层叠Ti/Al/TiN而形成成为欧姆电极的叠层金属膜128。在此，TiN层是用于保护Ti/Al层免受后面工序影响的覆盖层。
[0071]另外，在该实施方式中，在上述溅射中，使上述Ti层的层厚a (nm)与上述Al层的层厚β (nm)之比α / β例如为2/100?40/100，以使得在后述的欧姆退火工序之后形成的欧姆电极的TiAl合金的Ti相对于Al的原子数比为2.0?40atom%的范围内(例如8atom% )。
[0072]此外，可以代替上述溅射而蒸镀上述T1、Al。
[0073]接着，如图8所示，使用通常的光刻法和干式蚀刻形成欧姆电极111、112的图案。
[0074]然后，例如在400 °C以上并且500 °C以下对形成有欧姆电极111、112的衬底进行10分钟以上的退火，由此，在二维电子气(2DEG)层106与欧姆电极111、112之间得到欧姆接触。在该情况下，与在超过500°C的高温(例如600°C以上)进行退火的情况相比，能够使接触电阻大幅降低。另外，通过在400°C以上并且500°C以下的低温进行退火，能够抑制电极金属向绝缘膜107扩散，不会对绝缘膜107的特性造成不良影响。另外，通过上述低温的退火，能够防止由氮从GaN层103脱离导致的电流崩塌的恶化和特性变化。此外，在此，上述退火时间为10分钟以上，但是上述退火时间只要设定为Ti充分地扩散到Al中的时间即可。另外，“电流崩塌”是指高电压工作时的晶体管的导通电阻比低电压工作时的晶体管的导通电阻高的现象。
[0075]上述欧姆电极111、112成为源极电极111和漏极电极112，在后面的工序中在源极电极111与漏极电极112之间形成由TiN或WN等构成的栅极电极113。
[0076]根据上述实施方式的电极构造，上述欧姆电极111、112从上述凹部116、119起不与上述氮化物半导体叠层体105的表面即上述AlGaN阻挡层104的表面104A接触地形成至上述绝缘膜107的表面107C，上述绝缘膜107覆盖上述AlGaN阻挡层104的表面104A。因此，在通过干式蚀刻形成上述欧姆电极111、112时，能够利用上述绝缘膜107保护上述氮化物半导体叠层体105的表面。因此，根据该电极构造，能够不对上述氮化物半导体叠层体105的表面造成蚀刻损伤而通过能够量产和大口径化的干式蚀刻形成欧姆电极111、112，能够降低导通电阻和漏电流。
[0077]另外，根据上述氮化物半导体器件，在欧姆电极111、112的一部分埋入贯通AlGaN阻挡层104形成至GaN沟道层103的上侧的一部分的凹部116、119中的凹型构造的氮化物半导体器件中，能够使GaN沟道层103与AlGaN阻挡层104的异质界面附近的二维电子气(2DEG)层106与欧姆电极111、112的接触电阻降低。例如，在对上述欧姆电极111、112进行退火的温度为500°C的情况下，能够使上述接触电阻为0.66 Qmm0可以认为，通过以上述绝缘膜107为掩模的蚀刻(干式蚀刻或湿式蚀刻)形成凹部116、119，由此，能够抑制蚀刻绕到AlGaN阻挡层104的表面104A，抑制对AlGaN阻挡层104的表面104A的损伤，从而降低接触电阻。
[0078]另外，根据上述氮化物半导体器件的制造方法，在上述AlGaN阻挡层104上形成绝缘膜107，通过热处理(例如在500°C进行5分钟)对该绝缘膜107进行改性后，形成成为欧姆电极的叠层金属膜128，并进行热处理(欧姆退火)以形成源极电极111、漏极电极112，由此，能够抑制电极金属扩散到绝缘膜107中，能够降低经由上述绝缘膜107的漏电流。另夕卜，通过使上述热处理(欧姆退火)的温度为比上述绝缘膜107的热处理温度低的温度(例如400°C )，能够进一步抑制电极金属向绝缘膜107的扩散，从而降低漏电流。
[0079]另外，根据该实施方式的电极构造，通过形成为在作为欧姆电极的漏极电极112的凸缘部112A与AlGaN层104之间夹着绝缘膜107的构造，与漏极电极的凸缘部与AlGaN层的表面直接接触的以往例的电极构造相比，能够提高导通耐压。该导通耐压表示将作为开关器件的场效应晶体管从截止切换为导通时的源极-漏极间电压的耐压。本发明人发现，例如在常导通的场效应晶体管中，从对源极电极施加0V、对栅极电极施加-10V、对漏极电极施加高电压(例如600V)的截止状态，对栅极电极施加OV而切换为导通时，在漏极电极的栅极电极侧的端附近形成高电场区域。上述导通耐压作为作为开关器件的场效应晶体管的耐压，不仅使截止时的耐压(截止耐压)提高，而且使导通时的耐压(导通耐压)提高，这变得重要。
[0080]此外，在上述氮化物半导体器件中，在上述氮化物半导体叠层体105上形成的凹部116、119贯通AlGaN阻挡层104和2DEG层106，但是，该凹部116、119也可以贯通AlGaN阻挡层104而不贯通上述2DEG层106。另外，上述凹部116、119也可以不贯通上述AlGaN阻挡层104。
[0081]另外，在上述氮化物半导体器件中，在上述绝缘膜107上形成栅极电极113而形成为MOS构造，但是也可以在形成于上述绝缘膜107的开口露出的AlGaN阻挡层104上形成作为肖特基电极的栅极电极113。
[0082]另外，在上述实施方式中，层叠Ti/Al/TiN而形为欧姆电极，但是并不限于此，可以没有TiN，另外，也可以在层叠Ti/Al之后，在其上层叠Au、Ag、Pt等。
[0083]另外，在上述实施方式中，对使用Si衬底的氮化物半导体器件进行了说明，但是并不限于Si衬底，也可以使用蓝宝石衬底或SiC衬底，也可以在蓝宝石衬底或SiC衬底上使氮化物半导体层生长，也可以像在GaN衬底上使AlGaN层生长等那样，在由氮化物半导体构成的衬底上使氮化物半导体层生长。另外，可以在衬底与氮化物半导体层之间形成缓冲层，也可以在氮化物半导体叠层体105的AlGaN阻挡层104与GaN沟道层103之间形成层厚Inm左右的AlN异质特性改善层。
[0084]作为上述氮化物半导体器件的绝缘膜107的材料，作为一个例子，可以使用SiNx、Si02、AlN、Al2O3等。特别优选为了抑制电流崩塌而在AlGaN阻挡层104的表面形成不符合化学计量比的SiN膜，在该SiN膜上层叠用于表面保护的由S12或SiN制作的保护膜而得到的多层膜构造的绝缘膜107。另外，作为上述绝缘膜107的材料，也可以采用例如S1N或SiCN。另外，也可以将在SiN膜上夹着AlN膜形成S1N膜而得到的膜作为绝缘膜107。
[0085](第二实施方式)
[0086]第二实施方式的氮化物半导体器件的电极构造中，使第一实施方式中的绝缘膜107为包含氧氮化硅膜(S1N)的绝缘膜、或包含碳氮化硅膜(SiCN)的绝缘膜。通过包含S1N膜或SiCN膜作为该绝缘膜，能够实现电流崩塌的减少。
[0087]此外，可以使用由S1N膜构成的绝缘膜，代替包含S1N膜的绝缘膜。
[0088]另外，可以使用由SiCN膜构成的绝缘膜，代替包含SiCN膜的绝缘膜。
[0089](第三实施方式)
[0090]第三实施方式的氮化物半导体器件的电极构造中，使第一实施方式中的绝缘膜107为包含氧化铝膜(Al2O3)的绝缘膜、或包含氧化硅膜(S12)的绝缘膜。通过包含Al2O3膜或S12膜作为该绝缘膜，能够实现电流崩塌的减少。
[0091]此外，可以使用由Al2O3膜构成的绝缘膜，代替包含Al2O3膜的绝缘膜。
[0092]另外，可以使用由S12膜构成的绝缘膜，代替包含S12膜的绝缘膜。
[0093](第四实施方式)
[0094]第四实施方式的氮化物半导体器件的电极构造中，使第一实施方式中的绝缘膜107为包含AlN膜的绝缘膜。通过包含AlN膜作为该绝缘膜，能够实现电流崩塌的减少。
[0095]此外，可以使用由AlN膜构成的绝缘膜，代替包含AlN膜的绝缘膜。
[0096]另外，在上述氮化物半导体器件中，对常导通型的HFET进行了说明，但是也可以将本发明应用于常截止型(normally-off type)的氮化物半导体器件。另外，不限于肖特基电极，绝缘栅构造的场效应晶体管也可以应用本发明。
[0097]本发明的氮化物半导体器件的氮化物半导体只要为用AlxInyGa1^N(x彡0、y彡O、O ^ x+y ^ I)表示的氮化物半导体即可。
[0098]以上对本发明的具体的实施方式进行了说明，但是本发明并不限定于上述实施方式，能够在本发明的范围内进行各种变更而实施。
[0099]符号说明
[0100]101 Si 衬底
[0101]102无掺杂AlGaN缓冲层
[0102]103无掺杂GaN沟道层
[0103]104无掺杂AlGaN阻挡层
[0104]104A 表面
[0105]104B
[0106]105氮化物半导体叠层体
[0107]106 二维电子气层
[0108]107绝缘膜
[0109]107AU07B 开口部
[0110]107A-1U07B-1 侧壁
[0111]111源极电极
[0112]112漏极电极
[0113]113栅极电极
[0114]116、119 凹部
[0115]116AU19A 侧壁
[0116]126光致抗蚀剂层
[0117]128叠层金属膜
【权利要求】
1.一种氮化物半导体器件的电极构造，其特征在于，具备: 氮化物半导体叠层体(105)，该氮化物半导体叠层体(105)具有异质界面并且具有从表面向上述异质界面凹陷的凹部(116、119)； 绝缘膜(107)，该绝缘膜(107)形成在所述氮化物半导体叠层体(105)的表面(104A)上并且所述凹部(116、119)外；和 欧姆电极(111、112)，该欧姆电极(111、112)以不与所述氮化物半导体叠层体(105)的表面(104A)接触的方式从所述氮化物半导体叠层体(105)的凹部(116、119)形成至所述绝缘膜(107)的表面(107C)。
2.如权利要求1所述的氮化物半导体器件的电极构造，其特征在于: 所述氮化物半导体叠层体(105)具有: 第一 GaN类半导体层(103);和 第二 GaN类半导体层(104)，该第二 GaN类半导体层(104)层叠在所述第一 GaN类半导体层(103)上，并且与所述第一 GaN类半导体层(103)形成所述异质界面。
3.一种氮化物半导体场效应晶体管，其特征在于: 具备权利要求1或2所述的氮化物半导体器件的电极构造， 所述氮化物半导体场效应晶体管具备: 由所述欧姆电极(111、112)构成的源极电极(111)； 由所述欧姆电极(111、112)构成的漏极电极(112);和 在所述氮化物半导体叠层体(105)上形成的栅极电极(113)。
4.一种氮化物半导体器件的电极构造的制造方法，其特征在于: 在具有异质界面的氮化物半导体叠层体(105)上形成绝缘膜(107)， 通过蚀刻除去所述绝缘膜(107)的预先确定的区域使所述氮化物半导体叠层体(105)的表面(104A)露出， 以所述绝缘膜(107)作为掩模，对所述氮化物半导体叠层体(105)进行蚀刻，在所述氮化物半导体叠层体(105)上形成向所述异质界面凹陷的凹部(116、119)， 对所述绝缘膜(107)进行热处理， 在进行所述热处理后的绝缘膜(107)上和所述凹部(116、119)中形成金属膜(128)，对所述金属膜(128)进行蚀刻，并进行热处理，以形成欧姆电极(111、112)，该欧姆电极(111、112)从所述凹部(116、119)形成至所述绝缘膜(107)的表面(107C)，而不与所述氮化物半导体叠层体(105)的表面(104A)接触。
5.如权利要求4所述的氮化物半导体器件的电极构造的制造方法，其特征在于: 对所述金属膜(128)进行热处理的温度，为比对所述绝缘膜(107)进行热处理的温度低的温度。
【文档编号】H01L21/28GK104380445SQ201380031752
【公开日】2015年2月25日 申请日期:2013年6月26日 优先权日:2012年6月29日
【发明者】栗田大佑 申请人:夏普株式会社