一种化合物半导体衬底的制备方法
【专利摘要】本发明提供了一种化合物半导体衬底制备方法，通过在施主衬底和外延层之间制备一超薄的气体收集缓冲层，利用缓冲层与界面的低晶格失配和缺陷对注入离子进行有效的吸附和俘获，与目前的化合物体材料的直接注入剥离相比，本发明大大降低了注入气体离子的剂量以及注入时间，减小对外延层造成的损伤；同时在对外延层进行离子注入时，还可减小注入的离子对衬底造成的损伤，使得衬底在剥离后仍可继续使用，减小了生产成本。
【专利说明】 一种化合物半导体衬底的制备方法
【技术领域】
[0001]本发明涉及半导体领域，具体涉及一种化合物半导体衬底的制备方法。
【背景技术】
[0002]随着新材料技术的发展，化合物半导体材料由于具有电子饱和漂移速率高、热导率大、能带宽、抗辐射能力强以及良好的化学稳定性等优异的物理化学以及电学特性，在超高频、大功率、高效率等方面表现出优越的性能，基于砷化镓(GaAs )、锑化铟(InSb )、磷化铟(InP)、氮化镓(GaN)、碳化硅(SiC)等半导体材料的核心芯片以其高性能、多功能、集成化高的优势在各类信息系统中发挥着关键作用。化合物半导体电子器件已经成为发展信息大容量传输和高速处理、获取的重要器件。
[0003]硅基体上实现高性能的化合物半导体薄膜，一直是研究人员和工业界追求的目标。一方面，硅衬底具有晶圆尺寸大、成本低廉、易剥离等优点，可以大大降低化合物器件的成本，另一方面，可以充分利用硅基材料与化合物材料的结合实现多功能器件和电路的融合和集成一体化。因此，大尺寸硅基化合物半导体薄膜的生长是未来化合物半导体跨越式发展的关键。
[0004]但是，在硅基衬底上制备化合物半导体薄膜面临着诸多挑战和问题。首先，由于硅衬底与化合物半导体存在较大的失配问题，主要为晶格常数失配、热膨胀系数失配。晶格常数失配在异质外延过程中将引入大量的位错与缺陷；热膨胀系数差异将导致热失配，在高温生长后的降温过程中产生热应力，从而使外延层的缺陷密度增加甚至产生裂纹；其次是极性问题，硅原子间形成纯共价键属非极性半导体，而化合物半导体材料(如GaN)原子间是极性键属极性半导体。因此，所形成的极性/非极性异质结界面的电子结构、晶格失配、界面电荷和偶极矩、带阶、输运特性等都会有很大的不同，对器件性能有显著影响；另外，还有硅衬底上Si原子的扩散问题:在高温生长过程中Si原子的扩散加剧，导致外延层中会含有一定量的Si原子，这些Si原子易于与生长气氛中的氨气发生反应，而在衬底表面形成非晶态SixNy薄膜，降低外延层的晶体质量。目前，虽然通过大量的研究进一步降低了异质外延生长中的位错和缺陷密度等，但是仍未能获得器件所要求的硅基化合物半导体晶圆。
[0005]中国专利(CN101436531)公开了一种用于制备化合物半导体衬底的方法。所述方法包含:在衬底上涂覆多个球体；在涂覆有球体的衬底上生长化合物半导体外延层，同时使得在球体下方形成孔隙；以及冷却上面生长化合物半导体外延层的衬底，使得衬底和化合物半导体外延层沿着孔隙自动分离。球体处理可减少位错产生。另外，因为通过自动分离来分离衬底和化合物半导体外延层，所以不需要激光剥离过程。
[0006]该方法是通过在底上涂覆多个球体然后再制备形成外延层，进而可减少位错产生并方便进行后续的剥离，但是该方法的制备难度较大，需要在衬底上制备相应形状的间隔物，因此成本也较高。
【发明内容】
[0007]本发明公开了一种化合物半导体衬底制备方法，其特征在于，包括以下步骤:
[0008]提供一施主衬底，在所述施主衬底上制备一气体收集缓冲层后，继续在所述气体收集缓冲层上方制备一外延层；
[0009]进行离子注入工艺；在所述外延层上方制备一氧化层；
[0010]提供一支撑衬底，并与上述处理后的施主衬底键合；
[0011]将完成以上步骤制备形成的结构上下翻转后并进行退火工艺，在气体收集缓冲层附近起泡剥离，移除所述气体收集缓冲层及施主衬底，形成所述化合物半导体衬底。
[0012]上述的制备方法，其特征在于，所述施主衬底材料为GaAs ；
[0013]所述施主衬底直径2?6英寸，厚度为0.1?1mm。
[0014]上述的制备方法，其特征在于，通过外延生长工艺制备形成所述气体收集缓冲层；
[0015]其中，所述气体收集缓冲层材质为InGaAs，且所述气体收集缓冲层的厚度小于20nmo
[0016]上述的制备方法，其特征在于，所述外延层材质为单晶GaAs层，且该外延层厚度为 I ?lOOOnm。
[0017]上述的制备方法，其特征在于，采用氢离子和/或氦离子进行离子注入工艺，注入能量为IOkeV?IOOOkeV,注入剂量为lE15cnT2?5E17cnT2。
[0018]上述的制备方法，其特征在于，采用等离子化学气相沉积工艺制备形成所述氧化层，所述氧化层为二氧化硅层；
[0019]所述二氧化硅层厚度为0.5?500 μ m。
[0020]上述的制备方法，其特征在于，所述支撑衬底为单晶硅或多晶硅衬底，其下表面形
成有一层二氧化娃层。
[0021]上述的制备方法，其特征在于，采用热氧化工艺于所述单晶硅或多晶硅衬底的表面制备形成所述二氧化硅层。
[0022]上述的制备方法，其特征在于，通过疏水键合、亲水键合或等离子辅助键合将硅氧化物层与支撑衬底表面的二氧化硅层键合。
[0023]上述的制备方法，其特征在于，进行退火工艺时，温度为30?700°C。
[0024]本发明利用外延超薄的气体收集缓冲层来实现对化合物半导体的层转移，利用缓冲层与界面的低晶格失配和缺陷对注入离子进行有效的吸附和俘获，进而有利于后续的衬底剥离；与目前的化合物体材料的直接注入剥离相比，本发明大大降低了注入气体离子的剂量及注入时间，进而降低生产成本。此外，本发明方法也适用于其他化合物半导体结构的转移，例如利用 InSb/InAs/InSb (或 InP)-衬底、GaN/AlGaN/GaN-衬底、SiC/AlN/SiC 衬底等结构分别实现外延层InSb、GaN> SiC等键合转移至娃衬底上，，实现成本较低,适用范围较广。
【专利附图】
【附图说明】
[0025]通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、夕卜形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。[0026]图1是化合物半导体作为施主衬底晶圆的示意图；
[0027]图2为制备形成气体收集缓冲层后的施主衬底晶圆示意图；
[0028]图3为本发明生长外延层后的施主衬底晶圆不意图；
[0029]图4是对带有气体收集缓冲层和单晶化合物半导体外延层的施主晶圆进行气体离子注入的示意图；
[0030]图5是离子注入后带有气体收集缓冲层和单晶化合物半导体外延层的施主晶圆示意图；
[0031]图6是在外延层的表面生长氧化层后的示意图；
[0032]图7是经热氧化的支撑衬底的示意图；
[0033]图8是热氧化的支撑衬底与处理后的施主衬底晶圆键合后的示意图；
[0034]图9是对键合晶圆翻转后的不意图；
[0035]图10是对键合晶圆实施剥尚转移表面处理后的娃基化合物半导体晶圆不意图。【具体实施方式】
[0036]下面结合附图对本发明的【具体实施方式】作进一步的说明:
[0037]图1-10所示为本发明一种半导体晶圆的制备方法，具体步骤如下:
[0038]步骤S1:提供一施主衬底1，如图1所示。优选的,该施主衬底材质为GaAs，该施主衬底直径2?6英寸，厚度为0.1?1mm。
[0039]步骤S2:在施主衬底I的上表面外延生长一较薄的气体收集缓冲层2，如图2所示。优选的，该气体收集缓冲层材质为InGaAs，且生长厚度小于20nm。由于该气体收集缓冲层2厚度非常薄(小于20nm)，用于后续智能剥离时起泡层的聚集，进而有利于晶圆衬底的剥离。
[0040]步骤S3:在气体收集缓冲层2上表面继续外延制备一外延层3，如图3所示。其中，采用外延生长工艺制备一层单晶GaAs层作为外延层3,且该外延层厚度为I?lOOOnm。
[0041]步骤S4:在步骤S3形成的带有InGaAs气体收集缓冲层2和单晶GaAs外延层3的施主衬底晶圆上进行离子注入，如图4所示。具体的，在室温条件下，采用氢离子和/或氦离子进行离子注入工艺，注入能量为IOkeV?IOOOkeV,注入剂量为lE15cnT2?5E17cm_2。由于在制备外延层3时，先在外延层3的下方制备了一层气体收集缓冲层2，在进行离子注入时，该气体收集缓冲层2可俘获注入的离子，在进行后续的退火工艺时，可方便的将衬底进行剥离，注入工艺完成后如图5所示。
[0042]步骤S5:离子注入后，在外延层3上表面制备形成一氧化层4，如图6所示。在本发明的实施例中，采用等离子体增强化学汽相淀积(PECVD,Plasma Enhanced Chemical VaporDeposition)在外延层3上表面制备形成一层二氧化娃薄层(SiO2),厚度为0.5?500 μ m。
[0043]步骤S6:提供一预先制备好的支撑衬底，如图7所示，该预先制备的支撑衬底包括一单晶娃或多晶娃衬底6,其上表面形成有一层二氧化娃层5 (SiO2),该二氧化娃层为米用热氧化工艺在衬底6的表面所制备形成；
[0044]将该制备好的支撑衬底上下翻转后并键合在步骤S5所制备完成的结构上方，如图8所示。在本发明该步骤中，可通过疏水键合、亲水键合或等离子辅助键合将外延层4(SiO2)与预先制备的支撑衬底下表面的氧化层5 (SiO2)键合，由于接触的两者材质都为SiO2，在进行键合后，步骤S5所制备完成的结构与预先制备的支撑衬底可很好的键合在一起，共同构成氧化层7。
[0045]步骤S7:将步骤S6键合完成的结构上下翻转，如图9所示，然后进行退火工艺使气体收集缓冲层2以及上方的施主衬底I和外延层3之间剥离开来，完成最终所需的硅基化合物衬底，如图10所示结构:底部的单晶硅或多晶硅衬底6上表面覆盖有一氧化层7，该氧化层为两层SiO2形成，氧化层7上方有一外延层3。其中，在进行退火工艺时，可以一较低的温度来进行退火，具体的，退火温度取值范围为30?700°C。
[0046]本发明通过制备一气体收集缓冲层，在后续进行离子注入时，该气体收集缓冲层可以有效吸附并收集注入的气体离子(氢离子和/或氦离子)，从而可降低离子注入的剂量和剥离时所需的退火温度，同时可降低离子注入的注入能量和剂量，从而减小对所述外延层造成的损伤，同时由于采用较小的离子注入注入能量和剂量，以及采用较低的退火温度，也有利于降低生产成本，提高经济效益。
[0047]同时，剥离后的硅基化合物半导体晶圆衬底，无需进行高成本的表面平整化处理即可直接用于器件的制作；或者根据一些精密器件的要求，再对其进行进一步的化学机械抛光或选择性刻蚀后再利用，例如将剥离后的硅基化合物半导体晶圆表面进行化学机械掩膜(CMP)后，即可用于光电器件的制作，剥离后的施主衬底再次经过外延生长可被循环利用，进而有利于降低生产成本，提高经济效益。
[0048]综上所述，本发明利用外延超薄的气体收集缓冲层来实现对化合物半导体的层转移，利用缓冲层与界面的低晶格失配和缺陷对注入离子进行有效的吸附和俘获，与目前的化合物体材料的直接注入剥离相比，本发明大大降低了注入气体离子的剂量以及注入时间，减小对外延层造成的损伤；此外，本发明方法也适用于其他化合物半导体结构的转移，例如利用 InSb/InAs/InSb (或 InP)-衬底、GaN/AlGaN/GaN-衬底、SiC/AlN/SiC-衬底等结构分别实现外延层InSb、GaN> SiC等键合转移至娃衬底上,实现成本较低，可广泛应用于半导体各制备领域。
[0049]以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方做出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【权利要求】
1.一种化合物半导体衬底制备方法，其特征在于，包括以下步骤: 提供一施主衬底，在所述施主衬底上制备一气体收集缓冲层后，继续在所述气体收集缓冲层上方制备一外延层； 进行离子注入工艺；在所述外延层上方制备一氧化层； 提供一支撑衬底，并与上述处理后的施主衬底键合； 将完成以上步骤制备形成的结构上下翻转后并进行退火工艺，在气体收集缓冲层附近起泡剥离,移除所述气体收集缓冲层及施主衬底,形成所述化合物半导体衬底。
2.如权利要求1所述的制备方法，其特征在于，所述施主衬底材料为GaAs； 所述施主衬底直径2?6英寸，厚度为0.1?1mm。
3.如权利要求1所述的制备方法，其特征在于，通过外延生长工艺制备形成所述气体收集缓冲层； 其中，所述气体收集缓冲层材质为InGaAs，且所述气体收集缓冲层的厚度小于20nm。
4.如权利要求1所述的制备方法，其特征在于，所述外延层材质为单晶GaAs层，且该外延层厚度为I?lOOOnm。
5.如权利要求1所述的制备方法，其特征在于，采用氢离子和/或氦离子进行离子注入工艺，注入能量为IOkeV?IOOOkeV,注入剂量为lE15cnT2?5E17cnT2。
6.如权利要求1所述的制备方法，其特征在于，采用等离子化学气相沉积工艺制备形成所述氧化层，所述氧化层为二氧化硅层； 所述二氧化硅层厚度为0.5?500 μ m。
7.如权利要求1所述的制备方法，其特征在于，所述支撑衬底为单晶硅或多晶硅衬底，其表面经过热氧化处理形成有一层二氧化硅层。
8.如权利要求7所述的制备方法，其特征在于，采用热氧化工艺于所述单晶硅或多晶硅衬底的表面制备形成所述二氧化硅层。
9.如权利要求7所述的制备方法，其特征在于，通过疏水键合、亲水键合或等离子辅助键合将所述支撑衬底表面的二氧化硅层与外延层上方的氧化物层键合。
10.如权利要求1所述的制备方法，其特征在于，进行退火工艺时，温度为30?700°C。
【文档编号】H01L21/265GK103794471SQ201410016843
【公开日】2014年5月14日 申请日期:2014年1月14日 优先权日:2014年1月14日
【发明者】陈邦明, 常永伟, 王曦 申请人:上海新储集成电路有限公司