一种沟槽隔离igbt器件的制作方法
【专利摘要】本发明属于功率半导体器件【技术领域】，公开了一种沟槽隔离IGBT器件，包括：P型有源基区、沟槽栅电极、P型冗余基区、隔离沟槽以及P型主结；所述P型有源基区包括：N+源区和P型基区；所述P型冗余基区包括：第二P型基区；所述P型主结包括：P+基板；所述P型冗余基区设置在两个所述P型有源基区之间；两个相邻的所述P型有源基区和所述P型冗余基区之间设置所述沟槽栅电极；所述P型冗余基区与所述P型主结之间设置隔离沟槽。本发明提供的沟槽隔离IGBT器件通过设置P型冗余基区能够增强对空穴的阻挡作用，维持等离子体浓度，降低导通压降，从而优化导通电压和关断损耗的折衷特性。
【专利说明】
【技术领域】
[0001] 本发明涉及功率半导体器件【技术领域】，特别涉及一种沟槽隔离IGBT器件。 -种沟槽隔离丨GBT器件
【背景技术】
[0002] 绝缘栅双极晶体管IGBT作为功率开关被广泛应用到电力电子系统中。导通压降 和关断损耗是影响IGBT在工作状态下的关键参数。导通压降越低，则IGBT在导通状态下 的功率损耗越小。关断时间越小，则IGBT从导通到关断的切换过程中的功率损耗越低。参 见图1，在导通状态下，载流子从正面的M0S沟道和背面集电极注入并在IGBT的N-基区形 成大量的载流子：电子和空穴，该区域为电中性；从而降低基区的电阻进而使其导通压降 降低。另一方面，在从导通到关断的切换过程中，电场从P基区/N-基区界面处向N-基区 延伸，同时N-基区存储的载流子被完全移除，通过减小基区的宽度或者降低基区中的载流 子浓度可以降低关断时间。
[0003] 在导通状态下，注入的电子和空穴在IGBT的N-基区形成大量的等离子体。由于 正面PNP晶体管集电极对空穴的抽取作用，因此在导通状态下N-基区靠近正面一侧的等离 子体浓度小于靠近背面一侧的等离子体浓度。等离子体浓度的降低导致靠近正面一侧的 N-基区上会有很大压降，因此增大了 IGBT的导通电压。另一方便，在关断过程中，靠近正面 一侧的N-基区的等离子体被反偏PN结内的电场移出，因此该等离子体浓度不会影响关断 时间；因此，IGBT的导通电压和关断损耗折衷特性势必受到影响。
【发明内容】
[0004] 本发明所要解决的技术问题是提供一种能够维持N-基区等离子体浓度，进而优 化IGBT的导通电压和关断损耗折衷特性的IGBT器件结构。
[0005] 为解决上述技术问题，本发明提供了一种沟槽隔离IGBT器件，包括：P型有源基 区、沟槽栅电极、P型冗余基区、隔离沟槽以及P型主结；所述P型有源基区包括：N+源区和 P型基区；所述P型冗余基区包括：第二P型基区；所述P型主结包括：P+基板；所述P型冗 余基区设置在两个所述P型有源基区之间；两个相邻的所述P型有源基区和所述P型冗余 基区之间设置所述沟槽栅电极；所述P型冗余基区与所述P型主结之间设置隔离沟槽。
[0006] 进一步地，所述P型冗余基区与所述P型有源基区连接关系为直接相连、或者通过 大电阻，二极管相连、或者直接浮空。
[0007] 进一步地，所述隔离沟槽设置在所述P型有源基区与所述P型主结之间。
[0008] 进一步地，所述隔离沟槽设置在两个所述沟槽栅电极之间。
[0009] 进一步地，所述隔离沟槽的数量为至少一条。
[0010] 进一步地，所述P型冗余基区的宽度大于P型有源基区的宽度。
[0011] 进一步地，所述隔离沟槽的宽度为栅电极沟槽的宽度的1?6倍。
[0012] 进一步地，所述隔离沟槽的深度大于或等于栅电极的沟槽深度。
[0013] 本发明提供的沟槽隔离IGBT器件通过P型冗余基区阻挡空穴移动，进而维持等离 子体浓度，从而降低导通压降，进而优化IGBT的导通电压和关断损耗折衷特性。
【专利附图】
【附图说明】
[0014] 图1为N沟道IGBT结构示意图；
[0015] 图2为本发明实施例提供的IGBT器件的结构示意图；
[0016] 图3为本发明实施例提供的IGBT器件沟槽完全隔离结构示意图；
[0017] 图4为本发明实施例提供的IGBT器件部分沟槽隔离结构示意图。
【具体实施方式】
[0018] 参见图2,本发明实施例提供的一种沟槽隔离IGBT器件，包括：P型有源基区、沟 槽栅电极、P型冗余基区、隔离沟槽以及P型主结；P型有源基区包括：N+源区和P型基区； P型冗余基区包括：第二P型基区；P型主结包括：P+基板；P型冗余基区设置在两个P型有 源基区之间，起到阻挡空穴移动，维持N-基区的等离子体浓度，从而降低导通压降；两个相 邻的P型有源基区和P型冗余基区之间设置沟槽栅电极；P型冗余基区与P型主结之间设 置隔离沟槽。
[0019] 在电学连接上，P型冗余基区与P型有源基区直接相连、或者通过大电阻，二极管 相连、或者直接浮空。均能一定程度上阻挡空穴移动，其中，直接浮空作用最为明显，增大等 离子体浓度，进而降低导通压降。
[0020] 参见图3,隔离沟槽设置在所述P型有源基区与所述P型主结之间，通过隔离沟槽 把P型主结区域和原胞区域完全隔离，此时原胞区域和主结（终端）区域在电学上是完全 隔尚的。
[0021] 参见图4,隔离沟槽只是把P型冗余基区和主结区域隔离开来，以此实现P型冗余 基区的电学浮空。
[0022] 隔离沟槽的数量为至少一条；根据实际需要，可以设置多条隔离沟槽，只要能够满 足衬底区域PN结的隔离即可。
[0023] IGBT器件的的饱和电流和短路电流与沟道宽度有关，本实施例的沟道宽度更小， 因此其可靠性更高；在原胞尺寸确定条件下，P型冗余基区和P型有源基区的宽度比值可以 随意调节，从而可以增加设计的自由度。优选的，P型冗余基区的宽度大于P型有源基区的 览度。
[0024] 当隔离沟槽的宽度变小后，其底部的电场会更加集中，因此此处更容易发生击穿。 当隔离沟槽的宽度增大后，器件栅极和漏极的寄生电容增大，因此动态特性也会变差。一般 的，取隔离沟槽的宽度为栅沟槽的1倍到6倍之间。当采用两条以上的隔离沟槽时，相邻的 隔离之间的距离的最小值受器件制备工艺的限制，一般情况下大于沟槽的宽度。
[0025] 隔离沟槽的深度一般要求大于等于栅极沟槽的深度。
[0026] 参见图1，常规的沟槽型IGBT的器件，当在器件的栅极施加一个较大电压后，IGBT 的正面M0S沟道导通，当在漏极施加一个电压后，电子从N+发射极经过沟道注入到N-基区 中，空穴从P+集电极注入到N-基区中，从而在基区形成等离子体。等离子体浓度大小直接 影响导通压降的大小。另一方面，由于正面P基区/N-基区PN结反偏，该反偏的PN结是寄 生PNP晶体管的一部分，因此在靠近正面的N-基区，等离子体被反偏的PN结抽取，因此其 浓度较低，进而导致这一部分的导通压降较大。
[0027] 本发明实施例提出的一种新型的沟槽型IGBT器件，定义N+源极/P基区对应区域 为P型有源基区，只有P型基区的区域为P型冗余基区。与常规的沟槽型IGBT相比，本发 明实施例提出的结构在电学连接上，P型冗余基区可以和P型有源基区连接在一起，也可以 通过一个大的电阻和P型基区连接在一起，或者直接浮空。理论的分析的表明，直接浮空时 P型冗余基区起到空穴阻挡层的作用最为明显，因此对导通压降的改善最为明显。在器件特 性上，这种方法可以增大N-基区的等离子体的浓度，从而优化IGBT的导通电压和关断损耗 的折衷特性。
[0028] IGBT的导通压降Vce主要有如下三部分组成：M0S沟道区域导通压降Vmos，背面 PN结压降Vpn和N-基区的压降Vpin。其中，Vce = Vmos+Vpn+Vpin ;在一定的原胞宽度范 围内，N-基区的压降Vpin起主要作用，本实施例通过设置P型冗余基区，在阻挡空穴移动， 增强N-基区的等离子浓度，从而降低导通压降，因此本实施例提出的IGBT器件结构的导通 压降Vce更低。
[0029] 本发明提供的沟槽隔离IGBT器件通过P型冗余基区阻挡空穴移动，进而维持等离 子体浓度，从而降低导通压降，进而优化IGBT的导通电压和关断损耗折衷特性。
[0030] 最后所应说明的是，以上【具体实施方式】仅用以说明本发明的技术方案而非限制， 尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明 的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖 在本发明的权利要求范围当中。
【权利要求】
1. 一种沟槽隔离IGBT器件，其特征在于，包括：P型有源基区、沟槽栅电极、P型冗余基 区、隔离沟槽以及P型主结；所述P型有源基区包括：N+源区和P型基区；所述P型冗余基 区包括：第二P型基区；所述P型主结包括：P+基板；所述P型冗余基区设置在两个所述P 型有源基区之间；两个相邻的所述P型有源基区和所述P型冗余基区之间设置所述沟槽栅 电极；所述P型冗余基区与所述P型主结之间设置隔离沟槽。
2. 如权利要求1所述的沟槽隔离IGBT器件，其特征在于：所述P型冗余基区与所述P 型有源基区连接关系为直接相连、或者通过大电阻或者通过二极管相连、或者直接浮空。
3. 如权利要求1所述的沟槽隔离IGBT器件，其特征在于：所述隔离沟槽设置在所述P 型有源基区与所述P型主结之间。
4. 如权利要求1所述的沟槽隔离IGBT器件，其特征在于：所述隔离沟槽设置在两个所 述沟槽栅电极之间。
5. 如权利要求3或4所述沟槽隔离IGBT器件，其特征在于：所述隔离沟槽的数量为至 少一条。
6. 如权利要求1?5任一项所述的沟槽隔离IGBT器件，其特征在于：所述P型冗余基 区的宽度大于P型有源基区的宽度。
7. 如权利要求6所述的沟槽隔离IGBT器件，其特征在于：所述隔离沟槽的宽度为栅电 极沟槽的宽度的1?6倍。
8. 如权利要求7所述的沟槽隔离IGBT器件，其特征在于：所述隔离沟槽的深度大于或 等于栅电极的沟槽深度。
【文档编号】H01L29/739GK104091826SQ201410271677
【公开日】2014年10月8日 申请日期:2014年6月17日 优先权日:2014年6月17日
【发明者】胡爱斌, 张 杰, 赵佳, 王海军, 吴凯 申请人:江苏中科君芯科技有限公司