基于电荷陷阱的存储器的制造方法
【专利摘要】本发明涉及基于电荷陷阱的存储器。本发明描述制作3D电荷陷阱存储器单元的方法连同包含所述3D电荷陷阱存储器单元的设备及系统。在由导电及绝缘材料交替层形成的平面堆叠中，可形成大致垂直开口。在所述垂直开口内侧，可形成包括第一层、电荷陷阱层、穿隧氧化物层及外延硅部分的大致垂直结构。本发明还描述额外实施例。
【专利说明】基于电荷陷阱的存储器
[0001] 分案申请
[0002] 本发明专利申请是申请日为2010年8月25日，申请号为201080042884. 7,以及发 明名称为"基于电荷陷阱的存储器"的发明专利申请案的分案申请。
[0003] 相关申请案夺叉参考
[0004] 本专利申请案主张来自2009年8月26日提出申请的第12/548, 193号美国申请 案的优先权权益，所述美国申请案以引用的方式并入本文中。
【技术领域】
[0005] 本发明关于基于电荷陷阱的存储器。
【背景技术】
[0006] 非易失性半导体存储器（NVSM)广泛用许多电子装置中，例如个人数字助理 (PDA)、膝上型计算机、移动电话、数码相机等等。这些存储器中的一些存储器在电荷陷获的 基础上操作。
【发明内容】
[0007] 本发明的一目的在于提供一种存储器装置，其包括：大致垂直结构，所述大致垂直 结构至少包括电介质、电荷陷阱、穿隧氧化物及硅部分，所述大致垂直结构在开口内形成， 所述开口在平面堆叠中形成，所述平面堆叠包括导电材料及绝缘材料的交替层，其中所述 电荷陷阱与所述硅部分的一部分直接接触。
[0008] 本发明的另一目的在于提供一种存储器装置，其包括：多个存储器单元，其中所述 多个存储器单元中的每一存储器单元包括电荷陷阱存储器单元，其中所述电荷陷阱存储器 单元包含：大致垂直结构，所述大致垂直结构至少包括电介质、电荷陷阱、穿隧氧化物及硅 部分，所述大致垂直结构在开口内形成，所述开口在平面堆叠中形成，所述平面堆叠包括导 电材料及绝缘材料的交替层，其中所述电荷陷阱与所述硅部分的一部分直接接触。
[0009] 本发明的又一目的在于提供一种存储器系统，其包括：处理器；及耦合至所述处 理器的存储器设备，其中所述存储器设备包括电荷陷阱存储器单元，其中所述电荷陷阱存 储器单元中的至少一者包含：大致垂直结构，所述大致垂直结构至少包括电介质、电荷陷 阱、穿隧氧化物及硅部分，所述大致垂直结构在开口内形成，所述开口在平面堆叠中形成， 所述平面堆叠包括导电材料及绝缘材料的交替层，其中所述电荷陷阱与所述硅部分的一部 分直接接触。
【专利附图】
【附图说明】
[0010] 在附图的各图中以举例方式而非限制方式图解说明一些实施例，附图中：
[0011] 图1是根据本发明的各种实施例的基于电荷陷阱的存储器单元的一部分的横截 面图；
[0012] 图2是图解说明根据本发明的各种实施例的图1的基于电荷陷阱的存储器单元的 俯视图；
[0013] 图3是图解说明根据本发明的各种实施例其中可形成图1的基于电荷陷阱的存储 器单元的导电及绝缘材料交替层的堆叠的三维（3D)视图；
[0014] 图4是图解说明根据本发明的各种实施例在垂直开口的壁上形成第一层之后的 图3的过程中堆叠的横截面图；
[0015] 图5是图解说明根据本发明的各种实施例在第一层上形成第二层之后的图4的过 程中堆叠的横截面图；
[0016] 图6是图解说明根据本发明的各种实施例在用外延娃填充垂直开口的剩余部分 并移除牺牲层之后的图5的过程中堆叠的横截面图；
[0017] 图7是图解说明根据本发明的各种实施例在形成穿隧氧化物层之后的图6的过程 中堆叠的横截面图；
[0018] 图8是图解说明根据本发明的各种实施例在形成用于移除外延硅的部分的掩模 之后的图7的过程中堆叠的横截面图；
[0019] 图9是图解说明根据本发明的各种实施例用于编程图1的基于电荷陷阱的存储器 单元的各种触点的连接的3D视图；
[0020] 图10是图解说明根据本发明的各种实施例形成图1的基于电荷陷阱的存储器单 元的方法的流程图；
[0021] 图11是图解说明根据本发明的各种实施例形成图1的基于电荷陷阱的存储器单 元的方法的流程图；且
[0022] 图12是图解说明根据本发明的各种实施例的系统的图示。
【具体实施方式】
[0023] 现在将描述3D基于电荷陷阱的存储器单元的实例性结构及其制作方法的实施 例。在以下描述中，出于解释目的，阐述了具有实例特有细节的众多实例以提供对实例性实 施例的透彻理解。然而，所属领域的技术人员将显而易见，也可在没有这些实例特有细节的 情况下实践本发明实例。
[0024] 实例性实施例可包含在由导电及绝缘材料交替层形成的平面堆叠中形成大致垂 直开口（下文中称作"垂直开口")。虽然在此文档的整个剩余部分中使用术语"垂直开口"， 但应注意此做法仅是为了方便起见。因此，可使用更广泛术语"大致垂直开口 "代替每一实 例中的术语"垂直开口"。
[0025] 在垂直开口内侧，可形成包含第一层（例如，阻挡电介质层）、电荷陷阱层、穿隧氧 化物层及外延硅部分的大致垂直结构（下文中称作"垂直结构"）。尽管在此文档的整个剩 余部分中使用术语"垂直结构"，但应注意此做法仅是为了方便起见。因此，可使用更广泛术 语"大致垂直结构"代替每一实例中的术语"垂直结构"。
[0026] 类似地，为了方便起见，在此文档的整个剩余部分中使用术语"金属"来代替术语 "导电材料"。应注意，可使用更广泛的术语"导电材料"代替每一实例中的术语"金属"。导 电材料可包括以下组分中的任何一者或一者以上：NiSi、Ru、Si、TaN、Ti、TiN、TiSi、WN及 WSix，以及其它组分。
[0027] 最后，为了方便起见，在此文档的整个剩余部分中使用术语"氧化物"代替术语"绝 缘材料"。应注意，可使用更广泛的术语"绝缘材料"替代每一实例中的术语"氧化物"。绝 缘材料可包括以下组分中的任何一者或一者以上：A10 X、HfA10x、LaA10x、LaOx、SiN、Si0 2、 ZrA10xZr0x& ZrSiOx,以及其它组分。另外，绝缘材料可包含这些组分中的任何一者或一者 以上的多个层。
[0028] 可将下文进一步详细描述的包括这些绝缘材料的一些层描述为阻挡电介质层。这 些层包含具有电介质层的层，所述电介质层包含多晶硅间电介质（iro)。可将下文进一步 详细描述的包括这些绝缘材料的一些层描述为电荷陷阱层，例如包含原子层沉积（ALD) SiN 的那些层。应注意，阻挡电介质层及电荷陷阱层两者可各自包括上文所列示的绝缘材料组 分中的一者或一者以上以及其它组分的多个层。
[0029] 所述垂直结构可包括电介质层、由穿隧氧化物层部分地覆盖的外延硅部分及覆盖 所述外延硅部分的经暴露垂直表面及所述穿隧氧化物层的电荷陷阱层。所述电荷陷阱层可 填充所述穿隧氧化物层与所述电介质层之间的间隙。应注意，与阻挡电介质层及电荷陷阱 层的情况一样，所述穿隧氧化物层可包括多个层，且所述穿隧氧化物中的层中的每一者可 包括上文所列示的绝缘材料中的任何一者或一者以上以及其它材料。
[0030] 此3D结构可充当NAND(非AND)基于电荷陷阱的（下文中称作"电荷陷阱"）存储 器装置。在电荷陷阱存储器装置中，代替浮动栅极，可形成电荷陷阱层以通过陷获电荷载流 子来存储信息。所述3D结构包括金属-绝缘体-氮化物-氧化物-硅（MINOS)存储器装 置，其包含栅极电极（例如，图1中的金属层120)、阻挡绝缘体层（例如，图1中的iro层 150)、氮化物（例如，氮化硅）电荷陷阱层（例如，图1中的电荷陷阱层180)、穿隧氧化物层 (例如，图1中的穿隧氧化物层170)及硅沟道（例如，图1中的外延硅160)。
[0031] 所述氮化硅层包括其中存储数据的材料层。通过穿隧而穿过所述穿隧氧化物层的 电荷载流子被陷获于所述氮化硅层中。所述iro层是作为阻挡绝缘层形成于所述氮化硅层 上用于防止陷获于所述氮化硅层中的电荷载流子从所述氮化硅层逃逸。
[0032] 图1是图解说明根据本发明的各种实施例的基于电荷陷阱的存储器单元100的 一部分的横截面图。基于电荷陷阱的存储器单元1〇〇(下文中称作"电荷陷阱存储器单元 100"）形成于图3的堆叠300中。堆叠300的在图1中所示的一部分包含金属层120及 140以及氧化物层110及130。应注意，尽管此图中以及图4到8中仅展示总共四个金属及 氧化物层，但实际存储器装置将具有额外金属及氧化物层。在图1及图4到8中已人为地 减少层的数目以便可容易看见所述层的结构，且可更容易理解单元100的制作过程。下文 所描述的图3及图9表示更实际实施方案。
[0033] 在堆叠300中的开口内侧，可形成垂直结构190。垂直结构190可包括电介质层 150、外延硅部分（下文称作"硅沟道"）160、穿隧氧化物层170及电荷陷阱层180。在存储 器单元100中，金属层120及硅沟道160可分别表示NAND MINOS电荷陷阱装置的栅极及沟 道，其中电荷载流子可被陷获于电荷陷阱层180中。
[0034] 图2是图解说明根据本发明的各种实施例的图1的电荷陷阱存储器单元100的俯 视图200。俯视图200展示穿隧氧化物层170如何通过大致环绕硅沟道160而允许穿过硅 沟道160的电荷载流子穿隧穿过穿隧氧化物层170以被陷获于电荷陷阱层180中。如俯视 图200中所示，IH)层150也大致环绕电荷陷阱层180并使其与金属140 (还有图1的金属 层120)隔离，以减少或防止电荷载流子泄漏到这些金属层中。将在下文论述的图3到8中 描述形成上文论述的层中所涉及的各种过程活动。
[0035] 图3是图解说明根据本发明的各种实施例其中可形成基于电荷陷阱的存储器单 元的导电及绝缘材料交替层的堆叠300的3D视图。浅沟槽隔离部（STI)310可隔离堆叠 300的其中可形成3D存储器阵列的存储器单元行的部分。所述存储器阵列的每一行的存储 器单元可共享共用栅极触点（例如，金属层120或140)，所述共用栅极触点也作为所述存储 器阵列的字线触点操作。氧化物层110及130使金属层120与140绝缘。尽管此图中及图 9中展示6个金属及氧化物层，但在特定应用中所使用的层的总数目可从6 (如图所示）到 几乎无限数目大大地变化。在许多实施例中，顶部金属层及底部金属层形成选择栅极。顶 部与底部金属层之间的层形成串。
[0036] 图4是图解说明根据本发明的各种实施例在垂直开口的壁上形成第一层之后的 图3的过程中堆叠的横截面图400。形成图1的电荷陷阱存储器单元100的过程可通过在 图3的堆叠300中形成垂直开口 410开始。在形成在图3的堆叠300上界定开口的水平位 置的蚀刻掩模之后，可通过蚀刻过程（例如，湿蚀刻或干蚀刻等等）来形成垂直开口 410。 由于所述蚀刻过程的限制，垂直开口 410的壁结果可为仅近似垂直。图4展示可用于形成 为垂直结构的两个垂直开口 410。可用IH)层150覆盖垂直开口 410的壁。在图4到8中， 仅展示两个开口 410,作为在实际装置中通常将大得多的开口阵列的部分。已人为地减少开 口 410的数目以便可容易看见所述层的结构，且可更容易理解所述单元的制作过程。
[0037] iro层的沉积可使用与用于界定垂直开口的水平位置相同的掩模层而跟在所述垂 直开口的形成之后。iro层150可包括热生长的或使用（例如）低压化学气相沉积（LPCVD) 或等离子增强化学气相沉积（PECVD)而沉积的绝缘材料（例如二氧化硅）。iro层150可包 括可使用已知方法沉积的其它绝缘材料，例如氧化物-氮化物-氧化物（0N0)复合层。IPD 层150通常可具有约10nm到约30nm的厚度范围。
[0038] 在实例性实施例中，iro层18可包括高k材料，例如上文所列示的或许使用LPCVD 技术或快速热化学气相沉积（RTCVD)过程沉积的绝缘材料中的任一者以及其它材料。包括 高k材料的iro层150通常可沉积到（例如）约5nm到约30nm的厚度。应注意，所期望厚 度与IH)层150的成分的实际k值及存储器单元100的一些参数有关。所述IPD层可使金 属层120及140与图1的垂直结构190的将如下文所论述在剩余垂直开口 410中形成的剩 余部分绝缘。
[0039] 图5是图解说明根据本发明的各种实施例在IPD层150上形成第二层之后的图4 的过程中堆叠的横截面图500。所述第二层可包括所属领域的技术人员也称作"间隔件层" 的牺牲层520。可通过使用例如CVD或物理气相沉积（PVD)或ALD的常规沉积方法沉积电 介质材料层来形成牺牲层520。所述电介质材料可包含例如氮化硅（SiN)的氮化物或二氧 化硅（Si02)。牺牲层520可沉积到介于约lnm到约30nm的范围内的厚度。现在将论述剩 余垂直开口 510的处理。牺牲层520还可沉积于开口 510的底部处，但可使用间隔件蚀刻 来移除。
[0040] 图6是图解说明根据本发明的各种实施例在用外延娃填充垂直开口的剩余部分 并移除牺牲层之后的图5的过程中堆叠的横截面图600。在形成图1的电荷陷阱存储器单 元100的过程的此阶段处，如图6中所示，可由外延硅材料650填充图5的剩余垂直开口 510。可通过所属领域的技术人员已知的工艺来执行外延硅材料650的形成。在一些实施 例中，可由其它形式的硅材料（例如多晶硅）替换外延硅材料650。
[0041] 在用外延硅材料650或其它替代硅材料填充剩余垂直开口之后，可移除图5的牺 牲层520。可通过已知蚀刻工艺（例如湿蚀刻工艺）来执行牺牲层520的移除。湿蚀刻工 艺中所使用的溶剂取决于用于牺牲层520的材料。牺牲层520的移除可在IH)层150与外 延硅层160之间形成开口 620,因此暴露外延硅材料650的侧以供进一步处理，如现在关于 图7所论述。
[0042] 图7是图解说明根据本发明的各种实施例在形成穿隧氧化物层之后的图6的过程 中堆叠的横截面图700。可通过热氧化位于开口 620中的外延娃材料650的经暴露区域而 在外延硅材料650上形成穿隧氧化物层750。外延硅的热氧化是众所周知的工艺且可包含 (例如）将外延硅材料650的所期望区域暴露于已知条件下的干燥氧或氧化氮。在形成穿 隧氧化物层750之后，开口 720保持于穿隧氧化物层750与IH)层150之间，可如图8中所 描述的那样对所述开口进行处理。
[0043] 图8是图解说明根据本发明的各种实施例在形成用于移除外延硅的部分的掩模 之后的图7的过程中堆叠的横截面图。此处理的目的是形成图2中所示的电荷陷阱层180。 然而，为允许前驱物流过整个开口且大致填充图7的开口 720,可移除图7的外延硅材料 650的一部分。经图案化掩模810可覆盖堆叠的顶部，经暴露区域830除外，所述经暴露区 域允许蚀刻外延硅的不合意部分820及穿隧氧化物层750的位于经暴露区域830下方的部 分。
[0044] 可通过已知蚀刻工艺来执行外延硅及穿隧氧化物的蚀刻，例如使用干蚀刻或干蚀 刻与湿蚀刻方案的组合。在完成蚀刻工艺之后，可用电荷陷阱材料填充剩余开口以形成图1 及2中所示的电荷陷阱层180。可通过已知工艺来形成电荷陷阱层180,例如通过ALD (或 许使用氮化硅（Si3N4))或CVD、PVD及其它工艺。
[0045] 图9是图解说明根据本发明的各种实施例用于编程图1的电荷陷阱存储器单元 100的各种触点的连接的3D视图900。图9中所示的触点包含字线（WL)触点910、源极触 点950及位线（BL)触点960。源极触点950可形成于衬底（未展示）上。在将触点910、 950、960连接到所属领域的技术人员已知的各种信号之后，可通过从所述衬底穿隧、将高电 场置于控制栅极上（例如，当将正电压施加到耦合到WL触点910中的一者的字线时）将电 子注入到形成于氧化物层935、945之间的电荷陷阱层中。这些电子存储于电荷陷阱层（例 如，图1的电荷陷阱层180)的陷阱位点中并更改装置的阈值电压Vt。可通过使所陷获的电 子穿隧回到衬底中或通过使空穴穿隧到电荷陷阱层中（例如，通过将负电压置于耦合到WL 触点910中的一者的字线上）来擦除所述电子所表示的数据。
[0046] 图10是图解说明根据本发明的各种实施例用于形成图1的电荷陷阱存储器单元 100的方法1000的高级流程图。在操作1010处，可在图3的堆叠300中形成垂直开口。在 操作1020处，如上文关于图4到8所描述，形成包含如图1中所示的第一层（例如，图4的 iro层150)、电荷陷阱层180、穿隧氧化物层170及外延硅部分160的图1垂直结构190。
[0047] 图11是图解说明根据本发明的各种实施例用于形成图1的电荷陷阱存储器单元 100的方法1100的流程图。在操作1110处，可在图3的堆叠300中形成垂直开口。在操 作1120处，可在所述垂直开口的壁上形成第一层（例如，例如图4的iro层150的阻挡电 介质层），如上文关于图4所描述。在操作1130处，可在iro层150上形成图5的牺牲层 520 (对于细节，参见上文对图5的描述）。
[0048] 方法1100可继续以包含操作1140的活动，其涉及用图6的外延硅材料650来填 充图5的剩余垂直开口 510 (对于细节，参见上文对图6的描述）。在操作1150处，可移除 牺牲层520以留下开口 620,如图6中所示（对于细节，参见上文对图6的描述）。
[0049] 在操作1160处，如上文关于图7所描述，可在图7的外延硅材料650上形成图7的 穿隧氧化物层750。在操作1170处，可移除图6的外延硅材料650的部分以促进电荷陷阱 层的形成（对于细节，参见对图6的描述）。最后，在操作1180处，可形成电荷陷阱层180 以填充穿隧氧化物层170与IH)层150之间的间隙，并覆盖外延硅部分160及IH)层150 的位于垂直开口中的经暴露表面。
[0050] 在一些实施例中，可将涉及iro层150的形成的操作1120延期到在操作1180之 后执行。在此实施例中，电荷陷阱层180将覆盖穿隧氧化物层170及外延硅部分160的经 暴露表面。可使用已知工艺用iro层150来填充电荷陷阱层180与垂直开口的壁之间的剩 余间隙。
[0051] 图12是图解说明根据本发明的各种实施例的系统1200的图示。系统1200可包含 处理器1210、存储器装置1220、存储器控制器1230、图形控制器1240以及输入及输出（1/ 0)控制器1250、显示器1252、键盘1254、指向装置1256及外围装置1258。总线1260将所 有这些装置耦合在一起。时钟产生器1270经由总线1260将时钟信号提供到系统1200的 装置中的至少一者。时钟产生器1270的实例可包含位于电路板（例如母板）中的振荡器。 系统1200中所示的两个或两个以上装置可形成于单个芯片中。
[0052] 存储器装置1220可包括包含图1的电荷陷阱存储器单元100的非易失性存储器。 总线1260可为电路板上的互连迹线或可为一个或一个以上电缆。总线1260还可通过无线 手段（例如通过电磁辐射，例如，无线电波）耦合系统1200的装置。外围装置1258可为打 印机、任选装置，例如CD-ROM及DVD读取器及写入器、例如软磁盘驱动器的磁性装置读取器 及写入器或例如麦克风的音频装置。
[0053] 图12所表示的系统1200可包含计算机（例如，桌上型计算机、膝上型计算机、手 持式计算机、服务器、Web器具、路由器等）、无线通信装置（例如，蜂窝式电话、无绳电话、传 呼机、个人数字助理等）、计算机相关外围装置（例如，打印机、扫描仪、监视器等）、娱乐装 置（例如，电视、无线电设备、立体声设备、磁带及光盘播放器、盒式录像机、摄录像机、数码 相机、MP3 (动画专家组，音频层3)播放器、视频游戏、表等）等。
[0054] 已描述3D电荷陷阱存储器单元的实例性结构及其制作方法。虽然已描述特定实 施例，但将显而易见，可对这些实施例做出各种修改及改变。因此，应将说明书及图式视为 具有说明性而非限制性意义。
[0055] 提供本发明摘要以符合37C. F. R. § 1. 72(b)，其需要允许读者快速获取技术性发 明的性质的摘要。所述发明摘要是以将不用于解释或限制权利要求书为条件而提交的。另 夕卜，在前述【具体实施方式】中，可看出，出于简化本发明的目的将各种特征集合于单个实施例 中。不应将本发明的此方法解释为限制权利要求书。因此，特此将以上权利要求书并入到 【具体实施方式】中，其中每一权利要求独立地作为单独实施例。
【权利要求】
1. 一种存储器装置，其包括： 大致垂直结构，所述大致垂直结构至少包括电介质、电荷陷阱、穿隧氧化物及硅部分， 所述大致垂直结构在开口内形成，所述开口在平面堆叠中形成，所述平面堆叠包括导电材 料及绝缘材料的交替层，其中所述电荷陷阱与所述硅部分的一部分直接接触。
2. 根据权利要求1所述的存储器装置，其中所述电荷陷阱包括硅氮化物。
3. 根据权利要求1所述的存储器装置，其中所述大致垂直结构填充所述开口的一部 分，且所述电荷陷阱的一部分安置于所述穿隧氧化物与所述电介质之间。
4. 根据权利要求1所述的存储器装置，其中所述电介质大致覆盖所述开口的一个壁， 且所述硅部分由所述电荷陷阱的一部分及所述穿隧氧化物部分地覆盖。
5. 根据权利要求1所述的存储器装置，其进一步包括电耦合至所述硅部分的位线触 点。
6. 根据权利要求1所述的存储器装置，其进一步包括电耦合至所述硅部分的源极触 点。
7. 根据权利要求1所述的存储器装置，其中包含在导电材料及绝缘材料的所述交替层 中的层包括所述存储器装置的字线。
8. -种存储器装置，其包括： 多个存储器单元，其中所述多个存储器单元中的每一存储器单元包括电荷陷阱存储器 单元，其中所述电荷陷阱存储器单元包含： 大致垂直结构，所述大致垂直结构至少包括电介质、电荷陷阱、穿隧氧化物及硅部分， 所述大致垂直结构在开口内形成，所述开口在平面堆叠中形成，所述平面堆叠包括导电材 料及绝缘材料的交替层，其中所述电荷陷阱与所述硅部分的一部分直接接触。
9. 根据权利要求8所述的存储器装置，其中所述电荷陷阱的一部分安置于所述穿隧氧 化物与所述电介质之间.
10. 根据权利要求8所述的存储器装置，其中所述硅部分由所述电荷陷阱的一部分及 所述穿隧氧化物部分地覆盖。
11. 根据权利要求8所述的存储器装置，其中所述电介质包括多晶硅间电介质。
12. 根据权利要求8所述的存储器装置，其进一步包括： 电耦合至所述硅部分的第一端的位线触点；及 电耦合至所述硅部分的第二端的源极触点。
13. -种存储器系统，其包括： 处理器；及 耦合至所述处理器的存储器设备，其中所述存储器设备包括电荷陷阱存储器单元，其 中所述电荷陷阱存储器单元中的至少一者包含： 大致垂直结构，所述大致垂直结构至少包括电介质、电荷陷阱、穿隧氧化物及硅部分， 所述大致垂直结构在开口内形成，所述开口在平面堆叠中形成，所述平面堆叠包括导电材 料及绝缘材料的交替层，其中所述电荷陷阱与所述硅部分的一部分直接接触。
14. 根据权利要求13所述的系统，其中所述电荷陷阱包括硅氮化物。
15. 根据权利要求13所述的系统，其中所述电荷陷阱的一部分填充所述穿隧氧化物与 所述电介质之间的间隙。
【文档编号】H01L29/06GK104124251SQ201410291273
【公开日】2014年10月29日 申请日期:2010年8月25日 优先权日:2009年8月26日
【发明者】尼马尔·拉马斯瓦米, 古尔特杰·S·桑胡 申请人:美光科技公司