阵列基板和显示装置制造方法
【专利摘要】本发明属于显示【技术领域】，具体涉及一种阵列基板和显示装置。该阵列基板包括第一电极、第二电极以及位于所述第一电极和所述第二电极之间的绝缘层，所述第一电极包括多个第一子电极，所述第二电极包括多个第二子电极，所述绝缘层中开设有多个绝缘层过孔，所述第二子电极与所述第一子电极通过对应的所述绝缘层过孔连接，对应着所述绝缘层过孔区域，和/或所述绝缘层过孔周边区域的所述绝缘层下方设置有光补偿单元。该阵列基板通过采用在绝缘薄弱区的下方设置具有反光作用的光补偿单元的技术手段，减小了后续构图工艺中像素电极及其位于其上方的各层在对应绝缘层薄弱区发生残留的概率，同时提高了产能。
【专利说明】阵列基板和显示装置
【技术领域】
[0001]本发明属于显示【技术领域】，具体涉及一种阵列基板和显示装置。
【背景技术】
[0002]目前市场对显示装置的分辨率要求越来越高，各厂家也不断推出自己的高分辨率产品。通常情况下，高分辨率产品要求像素之间距离更小，工艺精细度更高。
[0003]如图1和图3所示，现有的一种液晶显示装置的阵列基板中，包括多个栅线I和数据线2交叉设置围成的像素区，像素区内设置有像素(pixel)结构，像素结构包括薄膜晶体管以及设置于薄膜晶体管上方的像素电极3，利用像素电极3接收电压信号并驱动液晶偏转，从而实现图像显示。但是，由于栅线I和数据线2也存在电场，该电场会对有效的液晶驱动电场产生扰乱，因此，需要把像素电极3与栅线I和数据线2隔开以减少栅线I和数据线2对液晶偏转的影响。目前已经出现采用树脂等材料来提高显示装置特性的工艺，通过树脂材料形成树脂层6以将栅线I和数据线2和像素电极3进行隔离，改善显示效果。
[0004]但是，树脂层6也同时会带来一些不利，其中之一就是两个像素结构之间不能离的太近，否则容易发生源极和像素电极3之间发生短路(short)的现象，从而限制了树脂材料等的应用。如图1所示的一种像素结构中，其中像素电极与薄膜晶体管的漏极通过树脂层过孔61连接，同时参考图2，在具有相邻的两个树脂层过孔61的阵列基板中，由于树脂层过孔61距离很近，因此对应两树脂层过孔61之间的树脂层6的厚度小于正常区域的厚度(即设定厚度)，在该区域上方通过构图工艺来形成包括像素电极的图形时，由于树脂层6的厚度不均匀，将导致两树脂层过孔61之间的区域的光刻胶厚度较其他区域厚，因此曝光过程中该区域需要更多的曝光量才能在显影后获得与其他区域相同的厚度；而在保证其他区域曝光量的同时，该区域通常容易发生因曝光量不足而导致光刻胶9残留的情况。如图3所示，光刻胶9残留的直接后果是，当将光刻胶9显影去除，并对形成像素电极3的像素电极膜层31的材料进行刻蚀工艺，刻蚀工艺后在相邻树脂层过孔61之间的区域容易发生ITO残留的情况，从而导致存在相邻像素结构粘连短接风险，影响相邻像素结构的正常工作，而为了降低ITO残留，势必要增加曝光量，这就意味着要降低产能。
[0005]可见，设计一种具有树脂层且保证树脂层上方的各层在构图工艺中的光刻胶具有均匀曝光量，从而保证各像素结构的正常功能的阵列基板结构成为目前亟待解决的技术问题。
【发明内容】
[0006]本发明所要解决的技术问题是针对现有技术中存在的上述不足，提供一种阵列基板和显示装置，该阵列基板由于在相邻的薄膜晶体管之间设置有光补偿单元，因此使得像素电极的构图工艺中曝光过程的曝光量更均匀，不仅保证了像素电极的图形的正确性，保证阵列基板中相邻像素结构的正常功能，而且提高了产能。
[0007]解决本发明技术问题所采用的技术方案是该阵列基板，阵列基板，包括第一电极、第二电极以及位于所述第一电极和所述第二电极之间的绝缘层，其中，所述第一电极包括多个第一子电极，所述第二电极包括多个第二子电极，所述绝缘层中开设有多个绝缘层过孔，所述第二子电极与所述第一子电极通过对应的所述绝缘层过孔连接，对应着所述绝缘层过孔区域，和/或所述绝缘层过孔周边区域的所述绝缘层下方设置有光补偿单元。
[0008]优选的是，所述光补偿单元与所述第一子电极和第二子电极均电性隔离。
[0009]优选的是，所述阵列基板包括显示区和包围在所述显示区外围的非显示区，所述显示区内设置有栅线和数据线，所述栅线和所述数据线交叉设置围成像素区，所述像素区内设置有薄膜晶体管，所述第一子电极为所述薄膜晶体管的漏极，所述绝缘层过孔开设于所述绝缘层对应着漏极的区域，所述第二子电极为位于所述绝缘层上方的像素电极，所述光补偿单元设置于两个所述绝缘层过孔之间的区域的下方。
[0010]优选的是，相邻两行/列的所述像素区内的两个所述薄膜晶体管相向交错设置于包围在该相邻两行/列的所述像素区两侧的所述数据线之间，所述光补偿单元设置于该相邻的两个所述薄膜晶体管的漏极对应的所述绝缘层过孔之间的区域的下方。
[0011]优选的是，任一所述像素区内设置有一个所述薄膜晶体管，所述光补偿单元设置于该所述薄膜晶体管的漏极对应的所述绝缘层过孔及其周边区域的下方。
[0012]优选的是，所述第一电极还包括设置于所述非显示区的引出电极，所述第二电极还包括位于所述引出电极上方的连接电极，所述绝缘层还延伸至所述非显示区并位于所述引出电极与所述连接电极之间，所述绝缘层过孔开设于所述绝缘层中对应着所述引出电极的区域，所述光补偿单元设置于所述绝缘层过孔及其周边区域的下方。
[0013]优选的是，所述光补偿单元与所述薄膜晶体管的栅极在同一构图工艺中形成。
[0014]优选的是，所述光补偿单元采用不透明、且具有反光性质的材料形成。
[0015]优选的是，所述光补偿单元为钥、钥铌合金、铝、铝钕合金、钛或铜中的任一种。
[0016]优选的是，所述光补偿单元的形状为方形。
[0017]优选的是，所述绝缘层采用树脂材料形成，所述绝缘层的厚度范围为1.5-5 μ Hi0
[0018]一种显示装置，包括上述的阵列基板。
[0019]本发明的有益效果是:该阵列基板通过采用在绝缘层薄弱区的下方设置具有反光作用的光补偿单元的技术手段，减小了后续构图工艺中像素电极及其位于其上方的各层在对应绝缘层薄弱区发生残留的概率，同时提高了产能；
[0020]从而进一步提高了采用该阵列基板的显示装置的良率，提升了显示效果。
【专利附图】
【附图说明】
[0021]图1为现有技术阵列基板中的像素结构示意图；
[0022]图2为图1的具有相邻的两个树脂层过孔的阵列基板形成像素电极的构图工艺在曝光过程中的AA截面示意图；
[0023]图3为图2的阵列基板在刻蚀过程后的AA截面示意图；
[0024]图4为本发明实施例1的阵列基板中的像素结构示意图；
[0025]图5为图4的阵列基板形成像素电极的构图工艺在曝光过程中的AA截面示意图；
[0026]图6为图5的阵列基板在显影过程后的AA截面示意图；
[0027]图7为图6的阵列基板在刻蚀过程后的AA截面示意图；
[0028]图8为现有技术中具有单个树脂层过孔的阵列基板形成像素电极的构图工艺在曝光过程中的截面示意图；
[0029]图9为本发明实施例3中的阵列基板形成像素电极的构图工艺在曝光过程中的截面示意图；
[0030]附图标记中:
[0031]I —栅线；2 —数据线；3 —像素电极；31 —像素电极膜层；4 —光补偿单兀；51 —栅极；52 —栅绝缘层；53 —有源层；54 —漏极；6 —树脂层；61 —树脂层过孔；7 —基板；8 一掩模板；9 一光刻胶。
【具体实施方式】
[0032]为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和【具体实施方式】对本发明阵列基板和显示装置作进一步详细描述。
[0033]发明人的技术构思在于:针对相邻像素结构之间，位于薄膜晶体管上方的像素电极，或者还进一步包括像素电极上方的绝缘层和公共电极层在构图工艺中的光刻胶只经过一次曝光，由于像素电极与薄膜晶体管的漏极相连接而需形成接触过孔，使得位于两绝缘层过孔之间的区域的绝缘层的厚度较设定厚度小而形成薄弱区，而导致该薄弱区对应的光刻胶较厚，从而在曝光量一定的情况下，导致两绝缘层过孔之间的薄弱区上方的光刻胶受到的曝光量相对绝缘层具有设定厚度上方的光刻胶受到的曝光量不足的现象，通过设置一个能对曝光过程中的曝光量进行补偿的光补偿单元，达到提高薄弱区对应的光刻胶的曝光量的效果，从而提高产能，并能减少相邻像素结构粘连短接和材料残留不良的发生的概率。
[0034]—种阵列基板，包括第一电极、第二电极以及位于第一电极和第二电极之间的绝缘层，其中，第一电极包括多个第一子电极，第二电极包括多个第二子电极，绝缘层中开设有多个绝缘层过孔，第二子电极与第一子电极通过对应的绝缘层过孔连接，对应着绝缘层过孔区域，和/或绝缘层过孔周边区域的绝缘层下方设置有光补偿单元，光补偿单元能增强形成第二电极的构图工艺在曝光过程中的曝光强度。
[0035]该技术方案适用于在薄膜晶体管与像素电极之间通过绝缘层来提高显示装置特性，例如采用较大厚度(厚度范围为1.5-5 μ m)的绝缘层，且在较小距离(距离范围为10 μ m左右)内存在多个绝缘层过孔而造成绝缘层过孔之间的薄弱区对光刻胶曝光不足的阵列基板结构，或者在一定距离内仅存在单个绝缘层过孔但绝缘层过孔的孔内光刻胶曝光不足的阵列基板结构，以及包括上述阵列基板的显示装置结构。
[0036]在本发明中，绝缘层采用树脂材料形成，绝缘层的厚度范围为1.5_5μπι。在以下的实施方式中，薄膜晶体管与直接位于薄膜晶体管上方的像素电极之间的绝缘层、以及与薄膜晶体管结构相当的结构上方的电极和该与薄膜晶体管结构相当的结构之间的绝缘层均以树脂层进行示例。
[0037]实施例1:
[0038]本实施例提供一种阵列基板，该阵列基板包括第一电极、第二电极以及位于第一电极和第二电极之间的树脂层，其中，第一电极包括多个第一子电极，第二电极包括多个第二子电极，树脂层中开设有多个树脂层过孔，第二子电极与第一子电极通过对应的树脂层过孔连接，对应着树脂层过孔周边区域的树脂层下方设置有光补偿单元。
[0039]如图4和图7所示，阵列基板包括显示区和包围在显示区外围的非显示区，显示区内设置有栅线I和数据线2，栅线I和数据线2交叉设置围成像素区，像素区内设置有薄膜晶体管，第一子电极为薄膜晶体管的漏极54，树脂层过孔61开设于树脂层6对应着漏极54的区域，第二子电极为位于树脂层6上方的像素电极3，光补偿单元4设置于两个树脂层过孔61之间的区域的下方。即，本实施例的阵列基板中，像素区内设置有薄膜晶体管以及设置于薄膜晶体管上方的像素电极3，薄膜晶体管和像素电极3之间设置有树脂层6，树脂层6具有厚度小于设定厚度的薄弱区，树脂层6对应着薄弱区的下方设置有光补偿单元4。
[0040]以阵列基板的像素结构中包括底栅型薄膜晶体管为例，在上述像素结构中，从下至上各层依次为栅极51 (以及与栅极51连接的栅线I)—有源层53 —源极和漏极54 (以及与源极连接的数据线2)—树脂层6—像素电极3。同时，从图4中可见，相邻两行/列的像素区内的两个薄膜晶体管相向交错设置于包围在该相邻两行/列的像素区两侧的数据线2之间，通过这种方式可以减少数据线2的条数，从而节省驱动布线的空间；另外，树脂层6设置于薄膜晶体管和像素电极3之间，树脂层6除了可以改善显示效果，还可以减少显示装置产品功耗，同时减少液晶显示装置在对合(Cell)工艺的不良。尤其是对于具有嵌入式触控结构(In Cell Touch)的显示装置，树脂层6可以有效地减少栅极51与源极和漏极54对上层的像素电极3的影响，减少噪声干扰，提高信噪比，提高显示和触摸性能。
[0041]其中，位于该相邻的薄膜晶体管之间的树脂层6的厚度小于其他区域的树脂层6的设定厚度而形成薄弱区，光补偿单元4对应设置于树脂层6对应着薄弱区的下方，即光补偿单元4设置于该相邻的两个薄膜晶体管的漏极54对应的树脂层过孔61之间的区域的下方，该薄弱区也即树脂层过孔61的周边区域。光补偿单元4能增强形成像素电极3的构图工艺在曝光过程中的曝光强度。
[0042]薄膜晶体管设置于基板7上方，同样以底栅型薄膜晶体管为例，如图7所示，基板7的上方依次为栅极51 (与栅线I连接)和光补偿单元4、栅绝缘层52、有源层53、源极(与数据线2连接，对应设置在数据线2与有源层53相交的区域，图7中未示出)和漏极54，源极和漏极54的上方为树脂层6，像素电极3设置于树脂层6的上方；树脂层6在对应着薄膜晶体管的漏极54的区域开设有树脂层过孔61，像素电极3与薄膜晶体管的漏极54通过树脂层过孔61电连接。
[0043]通常情况下，由于栅绝缘层52和树脂层6 —般采用透明材料形成，对平面图的观察不会造成阻碍，因此在图4的平面示意图中略去栅绝缘层52和树脂层6的示意，而仅示出树脂层过孔61，以便能更好地示出相邻像素区中处于相邻两数据线2之间的薄膜晶体管的相对位置关系。同时，为便于阵列基板的各层结构以及各层之间的位置关系示意，平面图4中的各层设置为具有一定透明度。
[0044]在本实施例中，为了保证各薄膜晶体管的正常功能，光补偿单元4与该相邻的薄膜晶体管(当然包括薄膜晶体管的漏极)电性隔离。
[0045]其中，光补偿单元4采用不透明、且具有反光性质的金属材料形成。优选的是，光补偿单元4采用与薄膜晶体管的栅极51相同的材料形成。例如采用钥(Mo)、钥铌合金(MoNb)、铝(Al)、铝钕合金(AlNd)Ji (Ti)和铜(Cu)中的至少一种材料形成。
[0046]为了进一步简化制备工艺，光补偿单元4与薄膜晶体管的栅极51在同一构图工艺中形成。即在形成包括栅极51的图形的构图工艺中，除了同时形成栅线I之外，还在相邻薄膜晶体管的树脂层过孔61之间树脂层6厚度较薄并且需要曝光的地方形成光补偿单元
4。
[0047]其中，本实施例中的构图工艺，可只包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。
[0048]为了获得较好的光补偿效果，光补偿单元4的大小与树脂层6上方未设置像素电极3的区域相适，以该光补偿单元4的尺寸与像素电极3对应区域的曝光区的投影面积相同为最佳。一种较简单的光补偿单元4的形状如图4所示，光补偿单元4的形状为方形。
[0049]在对应着薄膜晶体管的树脂层6上方通过构图工艺来形成包括像素电极的图形时，先在树脂层6的上方形成像素电极膜层31，该像素电极膜层31各处的厚度均匀且相等；然后在像素电极膜层31的上方通过涂敷方式形成光刻胶9 (PR)，由于光刻胶9为流体状，因此涂敷后其上表面是齐平的。在本实施例中，由于光补偿单元4的设置，一方面使得树脂层6上表面的高度得到一定程度的增高，相应增加树脂层薄弱区的厚度，使得树脂层6形成均匀厚度，即保证两树脂层过孔61之间的区域的光刻胶厚度与其他区域的厚度相同，在一定程度上减薄对应的光刻胶9的厚度；另一方面能对曝光光线进行反射以对处于树脂层6上方的形成像素电极3的构图工艺中的光刻胶9在曝光过程的曝光量进行补偿，保证曝光过程中该区域具有更多的曝光量，使得光刻胶9在显影后获得与其他区域相同的厚度；同时保证需去除部分的像素电极膜层31对应的光刻胶9无残留(remain)，进而保证该去除部分的像素电极膜层31的金属材料无残留。
[0050]在本实施例中，像素电极3采用氧化铟镓锌、氧化铟锌(Indium Zinc Oxide,简称ΙΖ0)、氧化铟锡(Indium Tin Oxide，简称ITO)、氧化铟镓锡中的至少一种形成。
[0051]在曝光过程中，如图5所示，光线通过掩模板8投射向阵列基板，由于相邻薄膜晶体管的树脂层过孔61之间的光补偿单元4的金属材料的反射作用，树脂层过孔61之间的光刻胶9接受了多于其透射获得的光剂量，因此光刻胶9在显影过程中更容易被显影去除，显影过程后的阵列基板的结构示意图如图6所示。在实际应用过程中，利用光学性质，可以对实际透射光剂量和光补偿单元的面积进行计算，以期获得理想的实际光剂量。
[0052]由于光刻胶除所需部分无残留，因此在刻蚀过程中，像素电极膜层31更容易中被刻蚀去除，刻蚀过程后的阵列基板的结构如图7所示，可见本实施例中由于光补偿单元4对曝光光线的反射和再次利用，使得后续形成包括像素电极3的图形在构图工艺中发生像素电极膜层31的金属材料残留的概率得到降低，良率得到提高；而且，与现有技术相比，由于无需增大两树脂层过孔61之间对应区域的曝光量，因此使得产能得到提高。
[0053]进一步的，阵列基板还可以包括位于像素电极3上方的绝缘层和公共电极层(图7中未具体示出)，光补偿单元4还同时能增强形成绝缘层和公共电极层在对应树脂层薄弱区的构图工艺在曝光过程中的曝光强度。该阵列基板由于在相邻的薄膜晶体管之间设置有光补偿单元，因此使得绝缘层和公共电极层的构图工艺中曝光过程的曝光量更均匀，保证了绝缘层和公共电极层的图形的正确性。在曝光过程后，对光刻胶进行显影；然后，针对绝缘层(例如由氧化硅或氮化硅形成)，则采用干刻工艺去除多余的绝缘膜层，形成包括绝缘层的图形，从而完成绝缘层的构图工艺；针对公共电极层，则采用湿刻工艺去除多余的公共电极膜层，形成包括公共电极层的图形，从而完成公共电极层的构图工艺。
[0054]本实施例中上述的阵列基板尤其适用于ADS模式的液晶显示装置(LiquidCrystal Display:简称LCD)中。其中，像素电极3可以为板状，公共电极层为狭缝状，像素电极和公共电极层之间为绝缘层。
[0055]ADS模式的液晶显示装置的工作原理为:通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高液晶显示装置的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。
[0056]本实施例示例了一种数据线较节省的、适用于ADS模式的液晶显示装置的阵列基板，其通过在相邻的两个树脂层过孔距离较小而导致对应区域的树脂层变薄而形成薄弱区，而薄弱区的光刻胶相对其他区域的厚度增厚的情况，通过设置光补偿单元，获得了较好的像素电极及其位于其上方的各层的制备效果。
[0057]该阵列基板由于在相邻的薄膜晶体管之间设置有光补偿单元，因此使得像素电极及其位于其上方的各层的构图工艺中曝光过程的曝光量更均匀，减小了像素电极及其位于其上方的各层在构图工艺中在对应树脂层薄弱区发生残留的概率，不仅保证了像素电极及其位于其上方的各层的图形的正确性，保证阵列基板中相邻像素结构的正常功能，而且提1? T P倉泛。
[0058]实施例2:
[0059]本实施例提供一种阵列基板，该阵列基板适用于TN模式的液晶显示装置中。与实施例I相比，该阵列基板中薄膜晶体管的上方仅包括树脂层和像素电极。
[0060]该阵列基板中像素结构的具体分布可参考图4，该液晶显示装置包括对合设置的阵列基板、彩膜基板以及位于二者之间的液晶，其中，像素电极3可以为板状，该像素电极与彩膜基板中的公共电极相配合形成电场，从而使液晶发生偏转，实现图像的显示。
[0061]本实施例中阵列基板的其他结构与实施例1中阵列基板的相应结构相同，这里不再详述。
[0062]该阵列基板由于在相邻的薄膜晶体管之间设置有光补偿单元，因此使得像素电极的构图工艺中曝光过程的曝光量更均匀，减小了像素电极构图工艺中发生像素电极膜层在对应树脂层薄弱区发生残留的概率，不仅保证了像素电极的图形的正确性，保证阵列基板中相邻像素结构的正常功能，而且提高了产能。
[0063]实施例3:
[0064]本实施例提供一种阵列基板，与实施例1或实施例2相比，该阵列基板中像素结构的排列方式不同。
[0065]本实施例中，任一像素区内设置有一个薄膜晶体管，即任一像素区内的薄膜晶体管设置在该像素区相邻两列/行的数据线之间，因此不存在实施例1或实施例2中两个薄膜晶体管距离较小的情况，光补偿单元设置于该薄膜晶体管的漏极对应的树脂层过孔及其周边区域的下方。
[0066]在本实施例中，位于该薄膜晶体管的漏极对应的树脂层过孔及其周边区域的树脂层形成厚度小于设定厚度的薄弱区，光补偿单元对应设置与该树脂层过孔的区域及其周边区域。该技术方案适用于在一个像素区虽然仅存在单个树脂层过孔，但树脂层过孔的孔内光刻胶过厚而需曝光补偿的情况，均可在树脂层过孔及其周边区域设置光补偿单元来增加实际光剂量。
[0067]如图9所示，通过在薄膜晶体管对应着树脂层过孔的区域及其周边区域设置光补偿单元4，由于树脂层6的整体厚度较大，在形成树脂层过孔61时，树脂层过孔61的孔壁形成从树脂层过孔底部到顶部平坦部分的过渡区，光补偿单元4对应设置于树脂层过孔以及过渡区。在本实施例中，该过渡区也即树脂层过孔的周边区域。
[0068]而在未设置光补偿单元的图8中，在具有单个树脂层过孔的阵列基板形成像素电极的构图工艺在曝光过程中，也可能存在因树脂层过孔的孔内光刻胶较厚而发生后续ITO残留的情况，影响像素电极的正常功能。
[0069]相比图8中未设置光补偿单元的阵列基板结构，本实施例中的阵列基板由于补偿单元的金属材料的反射作用，对应树脂层过孔的区域及其周边区域的光刻胶接受了多于其透射获得的光剂量，因此使得像素电极的构图工艺中曝光过程的曝光量更均匀，不仅保证了像素电极的图形的正确性，保证阵列基板中相邻像素结构的正常功能，而且提高了产能。
[0070]实施例4:
[0071]本实施例提供一种阵列基板，与实施例1-3任一的区别在于，本实施例中的光补偿单元设置于非显示区。
[0072]具体的，第一电极还包括设置于非显示区的引出电极，第二电极还包括位于引出电极上方的连接电极，树脂层还延伸至非显示区并位于引出电极与连接电极之间，树脂层过孔开设于树脂层中对应着引出电极的区域，光补偿单元设置于树脂层过孔及其周边区域的下方。
[0073]本实施例中的阵列基板可参考图9，在具有单个树脂层过孔的阵列基板形成与引出电极电连接的连接电极的构图工艺中，曝光过程中通过光补偿单元，使得引出电极和连接电极之间的树脂层过孔内较厚的光刻胶获得较多的光剂量，从而避免发生后续ITO残留的情况，保证连接电极的正常功能。
[0074]即相对于实施例1-3，本实施例中的光补偿单元适用于设置在阵列基板的显示区外围的非显示区，针对具有单个树脂层过孔、而在该树脂层过孔中设置有电极连接的情况中。此时，由于连接电极需通过树脂层过孔与位于树脂层以下的引出电极接触而造成树脂层过孔及其周边上方的光刻胶的厚度较厚，通过增加光补偿单元，可以使得该树脂层过孔及其周边区域的上方的光刻胶具有更均匀的曝光量，从而获得较好的曝光效果，减小了连接电极构图工艺中发生连接电极膜层在对应树脂层薄弱区发生残留的概率，保证连接电极图形的正确性，而且提高了产能。
[0075]实施例5:
[0076]本实施例提供一种显示装置，该显示装置包括实施例1-4中任一的阵列基板。
[0077]该显示装置可以为:液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
[0078]该显示装置由于采用了具有光补偿单元的阵列基板，良率更高，具有较好的显示性能，显示效果更好。
[0079]本发明中的阵列基板，通过采用在树脂层薄弱区的下方设置具有反光作用的光补偿单元的技术手段，减小了后续构图工艺中第一电极及其位于其上方的各层在对应树脂层薄弱区发生残留的概率，同时提高了产能；
[0080]从而进一步提高了采用该阵列基板的显示装置的良率，提升了显示效果。
[0081]可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
【权利要求】
1.一种阵列基板，包括第一电极、第二电极以及位于所述第一电极和所述第二电极之间的绝缘层，其特征在于，所述第一电极包括多个第一子电极，所述第二电极包括多个第二子电极，所述绝缘层中开设有多个绝缘层过孔，所述第二子电极与所述第一子电极通过对应的所述绝缘层过孔连接，对应着所述绝缘层过孔区域，和/或所述绝缘层过孔周边区域的所述绝缘层下方设置有光补偿单元。
2.根据权利要求1所述的阵列基板，其特征在于，所述光补偿单元与所述第一子电极和所述第二子电极均电性隔离。
3.根据权利要求1或2所述的阵列基板，其特征在于，所述阵列基板包括显示区和包围在所述显示区外围的非显示区，所述显示区内设置有栅线和数据线，所述栅线和所述数据线交叉设置围成像素区，所述像素区内设置有薄膜晶体管，所述第一子电极为所述薄膜晶体管的漏极，所述绝缘层过孔开设于所述绝缘层对应着漏极的区域，所述第二子电极为位于所述绝缘层上方的像素电极，所述光补偿单元设置于两个所述绝缘层过孔之间的区域的下方。
4.根据权利要求3所述的阵列基板，其特征在于，相邻两行/列的所述像素区内的两个所述薄膜晶体管相向交错设置于包围在该相邻两行/列的所述像素区两侧的所述数据线之间，所述光补偿单元设置于该相邻的两个所述薄膜晶体管的漏极对应的所述绝缘层过孔之间的区域的下方。
5.根据权利要求3所述的阵列基板，其特征在于，任一所述像素区内设置有一个所述薄膜晶体管，所述光补偿单元设置于该所述薄膜晶体管的漏极对应的所述绝缘层过孔及其周边区域的下方。
6.根据权利要求3所述的阵列基板，其特征在于，所述第一电极还包括设置于所述非显示区的引出电极，所述第二电极还包括位于所述引出电极上方的连接电极，所述绝缘层还延伸至所述非显示区并位于所述引出电极与所述连接电极之间，所述绝缘层过孔开设于所述绝缘层中对应着所述引出电极的区域，所述光补偿单元设置于所述绝缘层过孔及其周边区域的下方。
7.根据权利要求3所述的阵列基板，其特征在于，所述光补偿单元与所述薄膜晶体管的栅极在同一构图工艺中形成。
8.根据权利要求1或2所述的阵列基板，其特征在于，所述光补偿单元采用不透明、且具有反光性质的材料形成。
9.根据权利要求8所述的阵列基板，其特征在于，所述光补偿单元为钥、钥铌合金、铝、招钕合金、钛或铜中的任一种。
10.根据权利要求1或2所述的阵列基板，其特征在于，所述光补偿单元的形状为方形。
11.根据权利要求1或2所述的阵列基板，其特征在于，所述绝缘层采用树脂材料形成，所述绝缘层的厚度范围为1.5-5 μ m。
12.—种显示装置，其特征在于，包括权利要求1-11任一项所述的阵列基板。
【文档编号】H01L27/12GK104465672SQ201410833921
【公开日】2015年3月25日 申请日期:2014年12月26日 优先权日:2014年12月26日
【发明者】曲连杰 申请人:京东方科技集团股份有限公司, 北京京东方光电科技有限公司