形成具有纳米线的半导体结构的方法与该半导体结构与流程

本发明涉及一种半导体结构，特别来说，涉及一种具有纳米线的半导体结构。

背景技术：

本发明涉及一种形成包含有鳍状结构(fin structure)半导体集成电路中形成纳米线(nanowire)的方法。由于现今的集成电路正朝向更高积集度的方向发展，三维结构的鳍状结构已逐渐取代熟知的平面晶体管(planar transistor)，由此增加电子电路的积集度。除此之外，纳米线也较多采用锗(germanium)材质，相较于熟知的硅(silicon)，可以获得优选的载流子移动率(carrier mobility)。

现今已有一些使用锗纳米线的鳍状结构。然而，由于锗纳米线的尺寸极为精细，其中的制作步骤如磊晶成长制程(epitaxial growth)则有许多限制且难以控管，这提高了制作上述锗纳米线的困难度。

技术实现要素：

本发明提供了一种在半导体基底上形成纳米线的新颖方法。根据本发明其中一个实施方案，可以在半导体基底上形成不同尺寸的半导体纳米线。本发明的方法包含：形成半导体鳍状结构，半导体鳍状结构包含多个具有半导体材料的鳍，以及浅沟槽隔离设置在鳍之间。接着形成多个鳍凹部，包含移除鳍的上部分，以使鳍的上表面低于浅沟槽隔离的上表面。后续在鳍凹部中形成锗基半导体材料，以形成多个锗基插塞。形成锗基插塞后，移除部分的浅沟槽隔离的上部分，以暴露出锗基插塞的侧壁。进行退火制程，以使锗基插塞的周围形成氧化层，形成氧化层包覆的纳米线，并使浅沟槽隔离的至少一部分形成绝缘层。

根据本发明的另外一个实施方案，提供一种半导体结构，包含基底、第一纳米线、第二纳米线、第一接触垫、第二接触垫与栅极结构。第一纳米线 设置在基底上。第二纳米线设置在基底上。第一接触垫设置在第一纳米线的第一端与该第二纳米线的第一端。第二接触垫设置在第一纳米线的第二端与第二纳米线的第二端，其中第一接触垫、第二接触垫的材质与第一纳米线、第二纳米线的材质不同。栅极结构包围第一纳米线的一部分与第二纳米线的一部分。

附图说明

图1A、图1B、图1C、图1D、图1E、图1F、图1G、图1H、图1I与图1J，所绘示为本发明一种形成半导体结构的其中一个实施方案的示意图。

图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H、图2I、图2J、图2K与图2L，所绘示为本发明一种形成半导体结构的另一实施方案的示意图。

图3A、图3B、图3C、图3D，所绘示为本发明一种形成半导体结构的另一实施方案的示意图。

图4A、图4B、图4C、图4D，所绘示为本发明一种形成半导体结构的另一实施方案的示意图。

图5A、图5B、图5C，所绘示为本发明一种形成半导体结构的另一实施方案的示意图。

图6A、图6B、图6C、图6D、图6E、图6F、图6G、图6H、图6I、图6J，所绘示为本发明一种形成半导体结构的另一实施方案的示意图。

图7A、图7B、图7C、图7D、图7E、图7F、图7G、图7H、图7I、图7J、图7K、图7L与图7M，所绘示为本发明一种形成半导体结构的另一实施方案的示意图。

具体实施方式

为使熟知本发明所属技术领域的普通技术人员能更进一步了解本发明，下文特列举本发明的数个优选实施方案，并配合附图，详细说明本发明的构成内容及所期望达成的功效。

请参考图1A至图1J，所绘示为本发明一种形成半导体结构的其中一个实施方案的示意图。请先参考图1A与图1B。首先，在基底10的表面上覆盖光阻层11。基底10可以包含各种形式的元素硅或锗、III/V族复合材料如 砷化镓(GaAs)、硅覆绝缘(silicon on insulator，SOI)或埋入氧化物半导体层(buried oxide semiconductor，BOX)，但并不以此为限。接着图案化光阻层11以形成阵列图案(array)，其包含多条平行的线图案12L以及沟槽12S。如图1C所示，进行干蚀刻制程，蚀刻未被图案化光阻层11覆盖的基底10，以形成多个沟槽13T。在一个实施方案中，可使用六氟化硫(sulfur hexafluoride，SF₆)作为蚀刻气体以形成沟槽13T，使该沟槽13T被鳍(fin)13F分隔。如图1D所示，在沟槽13T中形成浅沟槽隔离(shallow trench isolation，STI)14，其材质优选包含介电材料如氧化硅(silicon oxide)。如图1E，进行平坦化制程以形成半导体鳍状结构，其包含多个鳍13F以及位于鳍13F之间的浅沟槽隔离14。平坦化制程主要施加在介电材料上，在一个实施方案中，平坦化制程可以是化学机械抛光(chemical mechanical polish，CMP)、回蚀刻制程或是两者的组合。在图中仅绘示了两个鳍13F，但本领域普通技术人员均应了解，本发明也可能包含两个以上的鳍13F以及位于其中的浅沟槽隔离14，以构成半导体鳍状结构。

此外，本发明形成前述鳍状结构的方法并不限于前述实施方案，而也可包含其他不同方法或改良的实施方式。

在形成半导体鳍状结构后，移除半导体鳍状结构的顶部以形成鳍凹部(fin recess)13R。通过图案化以及蚀刻步骤，可移除具有半导体材质的鳍的部分。在一个实施方案中，将光阻层(图中未示出)图案化后，随之可利用该图案化光阻层进行例如干蚀刻步骤，以移除部分的鳍13F，如图1F所示。除前述以六氟化硫为蚀刻气体的实施方式外，蚀刻气体也可包含溴化氢(HBr)、氯气(Cl₂)、氧气(O₂)、氦气(He)或其结合。干蚀刻步骤会移除未被覆盖或是暴露出来的基底10的部分。在其他实施方案中，蚀刻气体也可以包含如碳氟化合物(fluorocarbon)、硼(boron)、三氯化合物(trichloride)或其他适合的蚀刻气体。

形成鳍凹部13R后，在该鳍凹部13R中形成锗基(germanium-based)的半导体材质，以形成锗基插塞(germanium-based plug)15，如图1G所示。在一个实施方案中，锗基半导体材质可以包含如锗(Ge)、硅锗(SiGe)或锗锡(GeSn)，但并不以此为限。锗基半导体材质可以用任何适合的方式形成，例如是磊晶成长制程，举例来说，以磊晶成长形成如硅锗Si_1-xGe_x，其中.05<x<.15，或.15<x<.25或是.25<x<.35。磊晶成长制程可沿着不同轴向生 长，其优选沿着暴露的鳍表面的晶格方向(crystal lattice)成长。此外，通过移除基底时的半导体晶格方向控制，也可调控磊晶成长制程。因锗基插塞15的尺寸范围是由鳍凹部13R的区域所界定，故可忽略硅基底10晶格方向的影响。在本发明的一个实施方案中，锗基插塞15的尺寸范围是由微影(光刻)步骤来控制，相较于单纯以磊晶成长制成，微影步骤的控制力较佳。

锗基插塞15后续进行氧化/退火阶段，以使之后形成纳米线具有高载流子迁移率(carrier mobility)。由于退火制程可能可以改变锗基插塞15的尺寸或形状，因此，在一个实施方案中，所形成的鳍13F的宽度和鳍凹部13R的深度，优选还须考虑到锗基插塞15的材料。

例如，当使用锗沉积以形成锗基插塞15时，退火制程并不会改变太多其体积；故如果预计形成的纳米线的直径为10纳米，在设计上，鳍凹部13R的深度(或宽度)将接近或稍大于10nm。另一方面，如果以硅锗沉积作为锗基插塞15时，退火之后所得到的纳米线的大小取决于锗的浓度。例如，在50％的锗含量的情况下，若期望形成的纳米线直径为10nm，则鳍凹部13R的深度(或宽度)应接近或稍大于20nm。

当鳍凹部13R的宽度与深度比大约为1:1时，在退火制程后，将形成具有近似圆形横截面的纳米线。如果宽度与深度比偏离1:1，得到的纳米线将具有椭圆形横截面。在本发明的一个实施方案中，锗基插塞15包含锗，且形成鳍凹部13R时，该鳍凹部13R的宽度与深度比为1:1。而在本发明另外一个实施方案中，锗基插塞15包含锗锡，且形成鳍凹部13R时，鳍凹部13R的宽度与深度比为1:2。

如图1H所示，在磊晶成长形成锗基插塞15后，部分地移除浅沟槽隔离14，以暴露锗基插塞15的侧面。该浅沟槽隔离14的回蚀刻可以包含湿蚀刻或干蚀刻。在一个实施方案中，蚀刻浅沟槽隔离14至预定深度为止，以暴露锗基插塞15，可使用含有氢原子的蚀刻气体，例如氢氟酸(HF)或氨(NH₃)，但并不以此为限。在另一个实施方案中，还可使用选择性材料去除技术，例如由应用材料公司(Applied Material)所提供的SiCoNi^TM，以去除浅沟槽隔离14并控制剩余材料的高度。

如图1I所示，进行氧化/退火步骤，以露出锗基插塞15和浅沟槽隔离14。在一个实施方案中，氧化和退火可以同时进行，或是先进行氧化再进行退火。在一个实施方案中，可在进行数次的氧化循环之后进行适当温度的退 火制程，故在锗基插塞15为SiGe的实施方案中，可调控锗达到一定的比例。一个实施方案中，氧化/退火是在低于锗基插塞15熔点的温度下进行，例如，在约950℃时，会产生具有粘稠流动的氧化硅。

在一个实施方案中，氧化制程包含使用氧气(dry oxygen)并搭配稀释气体或载气(carrier gas)。在一个实施方案中，稀释气体或载气是非氧化性气体，如氮气(N₂)或氢气/氮气(H₂/N₂)。另一个实施方案中，稀释气体或载气是惰性气体，如氩气或氦气。另一方面，退火制程若是在低于大气压或半真空的环境下进行，其使用的气体可包含如前述氧化制程的稀释气体或是载气。

当锗基插塞15为锗硅材质时，锗和硅在氧化和退火制程中具有特殊的重新分配机制。在锗与硅的比例与含量在特定值时，氧相较于锗在氧化制程中在表面处较容易被氧化。因此，当在硅鳍13F上锗基插塞15接受加热时，如图1J所示，硅会朝着氧化表面(向外)扩散，形成具有氧化硅的外壳(shell)16，而锗则远离表面(向内)扩散，而形成锗纳米线通道。在一般情况下，硅的重新分配速率随温度的增加而增加，而随着压力增加而减小。如图所示，氧化/退火制程形成锗纳米线通道17，并且鳍状结构也被氧化，而形成在基底10上的绝缘层18。

在一个实施方案中，可用熟知的蚀刻步骤以挖深氧化材料，使前述纳米线通道形成纳米线，并悬浮远离基底。请参考图2A至图2L，所绘示为本发明一种形成半导体结构的另一个实施方案的示意图。其中，本实施方案在图2A至图2G与前实施方案中图1A至图1G大致相同，在此不加以赘述。和前述实施方案中的图1H与图1J相比，本实施方案去除浅沟槽隔离14的量可以变化，以利后续形成一个独立的纳米线。如图2H，将浅沟槽隔离14蚀刻至较深的深度。图2I中进行将锗基插塞15与暴露的鳍13F的氧化步骤。图2J中移除氧化部分，以形成悬浮的半导体插塞15。图2L表示退火后形成的悬浮的纳米线17。图2L中虽然绘示了残留的鳍13F”，但在另一个实施方案中，在图2H的步骤中也可完成移除浅沟槽隔离14而暴露鳍的整个侧面，故在图2L中不会有残留的鳍部分。

此外，纳米线所暴露的长度也可通过形成鳍凹部13R的蚀刻步骤(如图2F)来决定。请参考图3A与图4A，其对应了在图2E中的鳍13F的上视图。在一个实施方案中，形成如图2F的鳍凹部所使用的遮罩会覆盖整个鳍13F，如图3B所示。而在另一个实施方案中，仅有部分的鳍13被遮罩覆盖，如图 4B所示。

在进行完图3B和图4B以形成鳍凹部的步骤后，接着形成锗基插塞(图2G)。在悬浮的纳米线的实施方案中，当形成锗基插塞形成后，形成盖氧化物(掩蔽氧化物，cap oxide)20并暴露出其中央部(如图3C与图4C中的虚线表示)。该中央的开口部是通过微影与蚀刻制程来形成。当开口部被暴露出来后，透过如图2I至图2J的步骤来移除锗基插塞15下方的具有硅材质的鳍，接着如图2K进行氧化/退火制程，以形成悬浮的纳米线，最后再移除盖氧化物20。图3C与图4C对应显示了锗基插塞15进行氧化/退火制程后形成纳米线17的步骤，而图3D与图4D则是沿着图3C与图4C的Y切线所绘制的剖面示意图。如图3D的实施方案，整个纳米线17会被暴露出来，但在图4D的实施方案中，则仅有部分的纳米线17被暴露出来。在图3D中，该纳米线17连接位在底下的硅接垫(silicon pad)30，且需注意的是为了绘图的简洁，图3D并没有显示出外壳16。在图4D中，纳米线的两终端点连接至硅接垫30。

本发明所示的锗基纳米线结构可作为栅极结构3中的通道3’部位，其位在漏极1与源极2之间，而构成了如图5A与图5B所示的场效应晶体管(field effect transistor，FET)结构。图5A绘示了立体示意图，图5B则绘示了上视图。在图5B中，共用源极垫4与共用漏极垫5使用了与纳米线17不同的材料。在本发明的一个实施方案中，纳米线17包含了硅材质的源极区1与漏极区2，以及锗材质的通道区3’。而根据半导体产品的设计不同，其源极区与漏极区也可各自包含相同或不同的材料。图5A显示了纳米线两端终点延伸终点为硅接垫4和5；图5C显示了纳米线设置在硅接垫4和5的上方。

上文中描述了一种形成半导体结构的方法，由此形成的纳米线大致相同的直径。然而，具有纳米线的FET结构，需要考虑不同的驱动电流强度和不同阈值电压，而在具有全部相同直径的纳米线若需要呈现不同的驱动电流强度和不同阀值电压，则必须个别调控其栅极功函数。这对于装置的设计以及制作流程都是极大的考验，也增加了制作的成本。

本发明的另外的实施方案中，提供了具有不同直径的纳米线结构与其制作方法。不同直径的纳米线可以被用来连接具有不同的半导体特性或类似的半导体特性的场效应晶体管中的源极和漏极区。

请参考图6A至图6J，其绘示了本发明中用来形成有不同纳米线的实施 方案示意图，其中部分步骤与实施方式与前述实施方案中图1A至图1J相同或类似，故重复的部分不再加以描述。本实施方案特别之处在于，鳍13F与鳍13F’具有不同的宽度，这可以通过图案化遮罩11的微影或蚀刻步骤来定义。举例来说，在图6B中，两大体上平行的线图案12L与12L’具有不同的宽度，并通过微影步骤的调控，后续形成的鳍13F与鳍13F’的宽度即可不同。并且，由于鳍凹部的深度可以调控，经过退火后的纳米线的尺寸也可以被精确控制，而各自形成所期望的不同直径的纳米线。因此，这些不同直径比例的纳米线可根据产品设计而形成。图6I显示了不同尺寸形成的锗基插塞15与锗基插塞15’，因此，在图6J中所形成的纳米线17与纳米线17’也具有不同的尺寸。在本发明的一个实施方案中，纳米线17与纳米线17’的截面的尺寸具有预定比值，且该比值可为整数。

由于鳍13F与鳍13F’存在着宽度上的差异，因此，氧化/退火制程必须也有调整。一般来说，氧化/退火过程是由时间和浓度来控制。如果鳍13F’的宽度与鳍13F的宽度比例为2:1，在两者都在相同氧化回火的环境下，则两者充分完成退火的时间会正比于其宽度，也就是近似于2:1。在本发明一个实施方案中，可以控制退火时间以个别控制每个纳米线的退火程度。而在本发明优选实施方案中，退火时间以能满足最宽的锗基插塞15’或纳米线17’为主，故能使所有的纳米线都被完全退火。以此方式，锗基插塞15的尺寸主要是由鳍凹部13R的宽度来决定，而非由退火制程的制程变异来决定。

请参考图7A至图7M，其绘示了本发明一种形成具有不同直径的纳米线的半导体结构的步骤示意图。本实施方案一开始的步骤大致上与前述实施方案的图1A至图1H相同。然而，在进行如图7H的回蚀刻氧化物后，额外地进行遮罩(masking)步骤。如图7I所示，遮罩40会覆盖在鳍13F与锗基插塞15以及部分位在浅沟槽隔离14中的氧化层上，但会暴露鳍13F’、锗基插塞15’与部分位在浅沟槽隔离14的氧化层。遮罩40可避免鳍13F与锗基插塞15接受其他制程的修饰。遮罩40可以是光阻层或是硬遮罩的材质，例如氮化硅(Si₃N₄)。而未被遮罩40覆盖而暴露的鳍13F’与锗基插塞15’，则施加处理，例如是氧化处理或是蚀刻步骤。如图7J所示，氧化处理使一部分的鳍13F’以及部分的锗基插塞15’形成二氧化硅。由于鳍13F与锗基插塞15被遮罩40覆盖，因此，其并不会被氧化所消耗。因此如图7K所示，鳍13F’与锗基插塞15’，相较于鳍13F与锗基插塞15而言，具有较小的尺寸。这种 尺寸的差异将会导致后续纳米线的不同。如图7L所示，进行氧化/退火步骤以部分地氧化半导体鳍状结构，详细的步骤如前述实施方案的图1I所示。最后图7M所示，即可形成具有不同尺寸的纳米线17与17’。值得注意的是，前述以薄化暴露的鳍13F’与锗基插塞15’的步骤可以用一次性的步骤完成，或者透过多次的工序来完成，以达到选择性薄化尺寸的目的。

在本发明另外一个实施方案中，前述未被遮罩40覆盖的鳍13F’与锗基插塞15’也可进行额外的处理以增加其尺寸。举例来说，该处理包含清洗步骤(以剥离原生氧化物)以及选择性磊晶生长制程。在选择性磊晶成长制程中，可以使用含氯的硅前体，如四氯化硅(SiCl₄)和二氯硅烷(H₂SiCl₂)，或是使用硅烷(SiH₄)和盐酸(HCl)的混合物。选择性磊晶成长的温度取决于所使用的硅前体材料。

本发明具有不同尺寸的纳米线可以具有不同的驱动电流和/或不同的阈值电压。如此一来，可以通过这种控制不同氧化处理后的插塞的相对尺寸的方式，而进行调控由锗基插塞15与15’所生成的纳米线的电路特性。

另一方面，也可参考搭配图2A至图2L的实施方式，而形成具有悬浮结构且不同尺寸的纳米线结构。

综上所述，本发明提供了一种锗基质的纳米线结构，以增加其载流子迁移率。本发明还提供一种得以形成不同尺寸的纳米线结构的方法，并可通过适当的制程调控彼此之间尺寸的比例。

以上所述仅为本发明的优选实施方案，所有依本发明权利要求书所做的各种变化与修饰，均应属于本发明的涵盖范围。

符号说明

10 基底 18 绝缘层

11 光阻层 1 源极

12L、12L’ 线图案 2 漏极

12S 沟槽 3 栅极结构

13T 沟槽 3’ 通道区

13F、13F’、13F” 鳍 4 接触垫

13R 鳍 5 接触垫

14 浅沟槽隔离 20 盖氧化物

15、15’ 锗基插塞 30 硅接垫

16、16’ 外壳 40 遮罩

17、17’ 纳米线