薄膜晶体管及其制造方法与流程

本发明涉及一种薄膜晶体管及其的制造方法。
背景技术：
：薄膜晶体管(ThinFilmTransistor，TFT)已被广泛应用于显示领域作为开关组件使用。根据薄膜晶体管工作时的起始电流(OnCurrent，Ion)的计算公式：Ion＝0.5×μ×(W/L)×(Vgh－Vth)2，其中，μ是电子迁移率(ElectronMobility)，W是通道宽度，Vgh是栅极驱动开启电压(GateDriverTurn－onVoltage)，Vth是临界电压(ThresholdVoltage)。可以看出，在Vgh和Vth固定不变的情况下，起始电流Ion的大小与电子迁移率μ及通道宽度W均成正比关系，与通道长度L成反比关系。然，受行业规范的限制，薄膜晶体管的整体尺寸不能随意调整，因此，如何在符合行业规范的前提下提高起始电流Ion仍是现下亟待解决的问题。技术实现要素：有鉴于此，有必要提供一种有效提高起始电流的薄膜晶体管及该薄膜晶体管的制造方法。一种薄膜晶体管，包括：栅极、栅极绝缘层、导电通道层、半导体通道层、源极及漏极；该栅极绝缘层覆盖于该栅极上；该导电通道层位于该栅极绝缘层上且与该栅极对应设置；该源极及该漏极分别盖设于该导电通道层两相对侧；该半导体通道层设于该源极与该导电通道层之间及该漏极与该导电通道层之间，以使该源极与该导电通道层及该漏极与该导电通道层彼此隔开；至少部分该导电通道层显露于该源极与该漏极之间。一种薄膜晶体管的制造方法，包括：于一基板上形成栅极及覆盖该栅极的栅极绝缘层，并于该栅极绝缘层上覆盖第一导电层；图案化该第一导电层以形成导电通道层，该导电通道层与该栅极对应设置；于该导电通道层上覆盖半导体层，并图案化该半导体层以形成半导体图案层，该半导体图案层整个覆盖该导电通道层；于该半导体图案层上覆盖第二导电层，并图案化该第二导电层以形成分别覆盖该半导体图案层两相对侧的源极及漏极；蚀刻去除该源极及该漏极之间的半导体图案层，以显露出至少部分所述导电通道层，经蚀刻后的所述半导体图案层形成半导体通道层。相较于现有技术，本发明的薄膜晶体管及其制造方法通过将部分位于源极与漏极之间的半导体通道层去除，并利用一导电通道层分别与两侧的半导体通道层接触以将源极与漏极导通，高导电率及电子迁移率的导电通道层的存在能够提高电子在该薄膜晶体管通道的迁移率，从而提高所述薄膜晶体管的起始电流。附图说明图1为本发明所提供的薄膜晶体管的截面剖视图。图2为图1的结构投影图。图3为图1中薄膜晶体管的制作方法的流程图。图4至9描述了图3中各步骤流程的剖视图。主要元件符号说明薄膜晶体管100基板101栅极102栅极绝缘层103导电通道层104半导体层105a半导体图案层105b半导体通道层105第一部分1051第二部分1052第二导电层106源极1061漏极1062光阻层图案107距离L1、L2宽度L3、L4、L5步骤S101-S106如下具体实施方式将结合上述附图进一步说明本发明。具体实施方式请参照图1，图1为本发明实施方式所提供的薄膜晶体管100的层级结构示意图。本实施方式的该薄膜晶体管100包括基板101、栅极102、栅极绝缘层103、导电通道层104、半导体通道层105、源极1061及漏极1062。该栅极102形成于该基板101表面，该栅极绝缘层103覆盖于该栅极102远离该基板101的一侧。该导电通道层104位于该栅极绝缘层103上且与该栅极102对应设置，该导电通道层104和该栅极102通过该栅极绝缘层103呈彼此绝缘设置。该半导体通道层105覆盖该导电通道层104两相对侧，且与该导电通道层104连接，该导电通道层104的中间部位未被该半导体通道层105覆盖从而显露出来。该源极1061及该漏极1062分别盖设于该导电通道层104两相对侧的该半导体通道层105上，且呈彼此间隔设置，该源极1061与该漏极1062之间有至少部分该导电通道层104显露在外。该源极1061与该导电通道层104之间及该漏极1062与该导电通道层104之间由该半导体通道层105隔开。进一步地，请一并参照图2，图2为图1的结构投影图。该半导体通道层105包括第一部分1051及第二部分1052。该第一、二部分1051、1052分别覆盖于该导电通道层104的两相对侧，且该第一、二部分1051、1052呈分离设置。本实施方式中，所述源极1061、所述第一部分1051及所述导电通道层104在所述栅极绝缘层103上的正投影至少部分相重叠。所述漏极1062、所述第二部分1052及所述导电通道层104在所述栅极绝缘层103上的正投影至少部分相重叠。其中，该半导体通道层105的材质包括非晶硅（例如本征非晶硅、n型非晶硅等）、晶硅、氧化物半导体及有机材料之一或其至少二的组合。该氧化物半导体包括但不限于铟镓锌氧化物（IndiumGalliumZincOxide，IGZO）、铟锌氧化物(IndiumZincOxide，IZO)、镓锌氧化物(GalliumZincOxide，GZO)、锌锡氧化物(ZincTinOxide，ZTO)，或氧化锌(ZincOxide，ZnO)等。该导电通道层104的材料包括铝、钼、铜、银、金、钛、铬、导电高分子、金属氧化物、金属氮化物或金属氮氧化物之一或其至少二的组合。本实施方式中，该源极1061及该漏极1062选择与该导电通道层104相同的材质，当然，在其他实施方式中，也可以为不同的导电材质。当所述薄膜晶体管100通电时，由于所述导电通道层104的导电率及电子迁移率比所述半导体通道层105导通时的导电率及电子迁移率高，所述源极1061上的电流会依次经由所述第一部分1051、所述第二部分1052、所述导电通道层104传导至所述漏极1062。由于所述导电通道层104的导电率及电子迁移率比所述第一、二部分1051、1052导通时的导电率及电子迁移率高，所述导电通道层104能够有效提高所述薄膜晶体管100的起始电流(OnCurrent，Ion)，进而提高所述薄膜晶体管100的响应速度。此外，由于所述源极1061、所述第一部分1051与所述导电通道层104在所述栅极绝缘层103上的正投影至少部分相重叠及所述漏极1062、所述第二部分1052与所述导电通道层104在所述栅极绝缘层103上的正投影至少部分相重叠，从而所述源极1061和所述漏极1062分别与所述导电通道层104的距离最短，载电子流经过渡层半导体通道层105的路径亦最短，使得所述薄膜晶体管100的通道长度得以减小，在相同参数的情况下，薄膜晶体管100的通道长度的减小，可有效增大所述薄膜晶体管100的起始电流。此外，沿从该源极1061至该漏极1062的电流流通方向，该第一、二部分1051、1052之间的距离L1等于或小于该源、漏极1061、1062之间的距离L2，如图1所示。该本实施方式中，L1=L2，所述源/漏极1061、1062及所述半导体通道层105通过同一光罩制程成型。沿从该源极1061至该漏极1062的电流流通方向相垂直的方向，该导电通道层104的宽度为L3，该半导体通道层105的宽度为L4，该源、漏极1061、1062的宽度均为L5，其中，该第一、二部分1051、1052等宽宽度且均为L4。本实施方式中，各宽度的关系为L3<L4<L5，从而形成该导电通道层104的两端分别被该第一、二部分1051、1052包覆，该第一、二部分1051、1052分别被对应的该源、漏极1061、1062包覆的结构，如图2所示。请一并参阅图3-9，图3为图1中薄膜晶体管100的制作方法的流程图。图4至9描述了图3中各步骤流程的剖视图。步骤S101，请首先参阅图4，提供一基板101，在基板101上依次形成栅极102及覆盖该栅极102的栅极绝缘层103，并在该栅极绝缘层103上形成导电通道层104，该导电通道层104与该栅极102对应设置。具体地，在基板101上依次形成栅极102及覆盖该栅极102的栅极绝缘层103，并在该栅极绝缘层103上覆盖第一导电层（未图示），通过黄光、显影及蚀刻工艺图案化该第一导电层从而得到该导电通道层104。其中，该第一导电层的材料包括铝、钼、铜、银、金、钛、铬、导电高分子、金属氧化物、金属氮化物或金属氮氧化物之一或其至少二的组合。步骤S102，请一并参阅图5及图6，于该导电通道层104上覆盖半导体层，并图案化该半导体层105a以形成半导体图案层，该半导体图案层整个覆盖该导电通道层104。具体地，在该导电通道层104上形成覆盖该导电通道层104的半导体层105a，如图5所示；然后通过黄光、显影及蚀刻工艺图案化该半导体层105a，从而得到半导体图案层105b，如图6所示。该半层体图案层105b将该导电通道层104的两相对侧及上表面完全覆盖。本实施方式中，该半导体层105a为铟镓锌氧化物（IndiumGalliumZincOxide，IGZO）。步骤S103，请一并参阅图7，于该半导体图案层105b上覆盖第二导电层106，及于该第二导电层106上覆盖光阻层（图未示），并图案化该光阻层以形成光阻层图案107。具体地，于该半导体图案层105b上覆盖第二导电层106及于该第二导电层106上覆盖光阻层，通过一光罩曝光以图案化该光阻层，从而形成光阻层图案107。该第二导电层106的材料包括铝、钼、铜、银、金、钛、铬、金属氧化物、金属氮化物或金属氮氧化物之一或其至少二的组合。本实施方式中，该第二导电层106的材料与该第一导电层的材料相同。步骤S104，请一并参阅图8，将未被该光阻层图案107覆盖的该第二导电层106蚀刻去除以形成源极1061及漏极1062。该源极1061及该漏极1062分别覆盖于该半导体图案层105b的两相对侧，且该源极1061及该漏极1062彼此间隔设置。步骤S105，请一并参阅图9，将该源极1061及该漏极1062之间的该半导体图案层105b蚀刻去除以得到该半导体通道层105。具体地，将该源极1061及该漏极1062之间的该半导体图案层105b，即未被该光阻层图案107覆盖的该半导体图案层105b蚀刻去除以至少显露出部分所述导电通道层104。其中，可通过铝酸蚀刻液对该半导体图案层105b进行蚀刻。步骤S106，请再次参阅图1，去除该光阻层图案107。从而得到所述薄膜晶体管100。需要说明的是，该半导体通道层105及该源/漏极1062是通过同一道光罩形成，利于简化制程，不会增加成本。在后续制程中，在该薄膜晶体管100上还可形成平坦化层、钝化层等习知技术，在此不再赘述。以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。当前第1页1 2 3