一种CMOS图像传感器及其制作方法与流程

本发明涉及半导体技术领域，具体而言涉及一种CMOS图像传感器及其制作方法。

背景技术：

在半导体技术领域中，图像传感器是一种能将光学图像转换成电信号的半导体器件。图像传感器大体上可以分为电荷耦合元件(CCD)和互补金属氧化物半导体图像传感器(CMOS Image Sensor，CIS)。CCD图像传感器的优点是对图像敏感度较高，噪声小，但是CCD图像传感器与其他器件的集成比较困难，而且CCD图像传感器的功耗较高。相比之下，CMOS图像传感器由于具有工艺简单、易与其他器件集成、体积小、重量轻、功耗小、成本低等优点而逐渐取代CCD的地位。目前CMOS图像传感器被广泛应用于数码相机、照相手机、数码摄像机、医疗用摄像装置(例如胃镜)、车用摄像装置等领域之中。

然而CMOS图像传感器通常存在拖影现象。拖影现象产生的主要原因是由于光电二极管PD区内形成的光生载流子不能完全通过传输晶体管Tx导出到浮置扩散区FD，导致下一次曝光时，光电二极管PD区内存储了上一次曝光的载流子。

图1示出了现有的一种CMOS图像传感器的俯视图，从图中可以看出，现有的CMOS图像传感器通常会包括一个很大的光电二极管PD区，光电二极管PD区内产生的光生载流子均需通过传输晶体管Tx进入浮置扩散区FD，然后经过驱动晶体管Dx和选择晶体管Sx进行后续处理电路。

由于光电二极管PD的区域太大，当传输晶体管Tx开启时，光电二极管PD区内的电势会随着离Tx的距离的增加而减小，因此浮置扩散区FD与光电二极管PD区之间的电势差不足以将光电二极管 PD区内的载流子全部导出，特别是远离传输晶体管Tx的光电二极管PD区域内的载流子。由于光电二极管PD内的载流子不能完全导出而干扰到下一次的曝光，两者的信号叠加使得CMOS图像传感器产生拖影现象。

因此，为解决上述技术问题，有必要提出一种新的CMOS图像传感器结构。

技术实现要素：

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明实施例一提供一种CMOS图像传感器，包括：

具有第一导电类型的半导体衬底；

位于所述半导体衬底上的具有第二导电类型的光电二极管区，所述光电二极管区在光照下产生光生载流子；

用于处理所述光生载流子的外围电路；

位于所述光电二极管区内的端口，所述端口连接光电二极管区与所述外围电路；

位于所述光电二极管区内的具有第二导电类型的载流子传输沟道，所述载流子传输沟道的掺杂浓度高于所述光电二极管区的掺杂浓度，所述载流子传输沟道与所述端口相连。

进一步，所述载流子传输沟道包括一条形的第一掺杂区和与所述第一掺杂区相交的若干条形的第二掺杂区，所述第一掺杂区的一端与所述端口相连。

进一步，所述载流子传输沟道为T字形，包括一条形的所述第一掺杂区和与所述第一掺杂区垂直相交的一条形的所述第二掺杂区，所述第一掺杂区的另一端位于所述第二掺杂区内。

进一步，所述载流子传输沟道为“十”字形，包括一条形的所述第一掺杂区和与所述第一掺杂区垂直相交的一条形的所述第二掺杂区， 所述第一掺杂区的另一端跨越所述第二掺杂区并在所述光电二极管区内延伸。

进一步，所述载流子传输沟道包括一条形的所述第一掺杂区和与所述第一掺杂区垂直相交的多个条形的所述第二掺杂区，所述第一掺杂区的另一端位于所述光电二极管区的最外侧的所述条形的第二掺杂区内。

进一步，所述载流子传输沟道包括一条形的所述第一掺杂区和与所述第一掺杂区垂直相交的多个条形的所述第二掺杂区，所述第一掺杂区的另一端跨越多个所述第二掺杂区并在所述光电二极管区内延伸。

进一步，所述外围电路包括位于所述半导体衬底上的传输晶体管和具有第二导电类型的浮置扩散区，所述传输晶体管与所述光电二极管区相连，所述光电二极管位于所述传输晶体管一侧，所述浮置扩散区位于所述传输晶体管的另一侧的部分所述半导体衬底上并与所述传输晶体管相连。

进一步，所述传输晶体管包括位于所述半导体衬底上的栅极结构，以及位于所述栅极结构下方的所述半导体衬底内的所述传输晶体管的沟道层。

进一步，在所述栅极结构下方的所述半导体衬底的表面内还形成有所述传输晶体管的阈值电压控制区。

进一步，所述端口与所述传输晶体管的沟道层相连。

进一步，还包括一重置晶体管，所述浮置扩散区位于所述传输晶体管和所述重置晶体管之间，所述重置晶体管与所述浮置扩散区相连。

进一步，还包括形成于所述半导体衬底上的一选择晶体管和一驱动晶体管，所述选择晶体管和所述驱动晶体管与所述重置晶体管相连。

进一步，所述重置晶体管、所述选择晶体管和所述驱动晶体管包括形成于所述半导体衬底上的栅极结构，以及位于所述栅极结构下方的所述半导体衬底表面内的阈值电压控制区。

进一步，还包括覆盖部分半导体衬底的外延层，该外延层被重掺 杂具有第一导电类型，所述光电二极管位于所述外延层内。

进一步，所述第一导电类型为P型，所述第二导电类型为N型,或者，所述第一导电类型为N型，所述第二导电类型为P型。

本发明实施例二提供一种CMOS图像传感器的制作方法，包括：

步骤A1：提供具有第一导电类型的半导体衬底，在所述半导体衬底中定义有像素区图形，所述像素区图形包括光电二极管区图形和外围电路图形；

步骤A2：在所述像素区图形对应的部分半导体衬底中分别形成具有第二导电类型的光电二极管区和位于所述光电二极管区内的端口，所述端口连接所述光电二极管区与外围电路；

步骤A3：在所述光电二极管区内形成具有第二导电类型的载流子传输沟道，所述载流子传输沟道与所述端口相连，所述载流子传输沟道的掺杂浓度高于光电二极管区的掺杂浓度。

进一步，所述载流子传输沟道包括一条形的第一掺杂区和与所述第一掺杂区相交的若干条形的第二掺杂区，所述第一掺杂区的一端与所述端口相连。

进一步，所述载流子传输沟道为T字形，包括一条形的所述第一掺杂区和与所述第一掺杂区垂直相交的一条形的所述第二掺杂区，所述第一掺杂区的另一端位于所述第二掺杂区内。

进一步，所述载流子传输沟道为“十”字形，包括一条形的所述第一掺杂区和与所述第一掺杂区垂直相交的一条形的所述第二掺杂区，所述第一掺杂区的另一端跨越所述第二掺杂区并在所述光电二极管区内延伸。

进一步，所述载流子传输沟道包括一条形的所述第一掺杂区和与所述第一掺杂区垂直相交的多个条形的所述第二掺杂区，所述第一掺杂区的另一端位于所述光电二极管区的最外侧的所述第二掺杂区内。

进一步，所述载流子传输沟道包括一条形的所述第一掺杂区和与所述第一掺杂区垂直相交的多个条形的所述第二掺杂区，所述第一掺杂区的另一端跨越多个所述第二掺杂区并在所述光电二极管区内延伸。

进一步，所述外围电路图形包括浮置扩散区和传输晶体管图形， 其中，在所述步骤A2中还包括：同时形成具有第二导电类型的浮置扩散区的步骤，所述光电二极管区位于预定形成的传输晶体管的一侧，所述浮置扩散区位于预定形成的传输晶体管的另一侧。

进一步，在所述步骤A2之后和所述步骤A3之前还包括：在所述半导体衬底中形成传输晶体管的沟道层，所述沟道层具有第一导电类型，所述沟道层与所述浮置扩散区和所述光电二极管区相连。

进一步，所述端口与所述传输晶体管的沟道层相连。

进一步，还包括步骤A5：在所述传输晶体管沟道层的至少一部分上形成所述传输晶体管的栅极结构。

进一步，所述栅极结构包括依次形成于所述半导体衬底上的栅极介电层和栅极材料层。

进一步，在所述步骤A2之后和所述步骤A3之前还包括：对所述半导体衬底中所述传输晶体管的阈值电压控制区的区域进行离子注入，以形成具有第一导电类型的所述阈值电压控制区，所述阈值电压控制区与所述浮置扩散区和所述光电二极管区相连。

进一步，还包括覆盖部分半导体衬底的外延层，该外延层被重掺杂具有第一导电类型，所述光电二极管区形成于所述外延层内。

本发明的CMOS图像传感器的结构，其光电二极管区PD内形成有高掺杂载流子传输沟道，由于光电二极管区PD内的高掺杂载流子传输沟道可以产生相对于其他光电二极管区较高的电势而收集光照产生的电子，因此高掺杂载流子传输沟道形成了电子的传输通道。通过设计传输通道的布局，可以有效的将光电二极管区PD内的电子通过传输晶体管Tx导入浮置扩散区FD而改善拖尾效应，因此本发明的CMOS图像传感器具有更高的性能。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1示出了现有的一种CMOS图像传感器的俯视图；

图2A示出了本发明一具体实施方式的CMOS图像传感器的俯视 图；

图2B示出了对应本发明图2A中CMOS图像传感器的工作原理图；

图3A-3C分别示出了本发明另一实施方式中的CMOS图像传感器的俯视图；

图4A-4E示出了本发明一具体实施方式的CMOS图像传感器的制作方法依次实施所获得器件的俯视图；

图5为本发明一具体实施例的CMOS图像传感器的制作方法的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

实施例一

下面，参照图2A-2B和图3A-3C对本发明提出的CMOS图像传感器的结构进行详细描述，其中，图2A示出了本发明一具体实施方式的CMOS图像传感器的俯视图；图2B示出了对应本发明图2A中CMOS图像传感器的工作原理图；图3A-3C分别示出了本发明另一实施方式中的CMOS图像传感器的俯视图；

本发明的CMOS图像传感器包括：具有第一导电类型的半导体衬底；位于所述半导体衬底上的具有第二导电类型的光电二极管区，所述光电二极管区在光照下产生光生载流子；用于处理所述光生载流子的外围电路；位于所述光电二极管区内的端口，所述端口连接光电二极管区与所述外围电路；位于光电二极管区内的具有第二导电类型的载流子传输沟道，所述载流子传输沟道的掺杂浓度高于光电二极管区的掺杂浓度，所述载流子传输沟道与所述端口相连。由于位于所述光电二极管区内的端口连接光电二极管区与所述外围电路，所述载流子传输沟道与所述端口相连，也即与外围电路相连

其中，所述载流子传输沟道至少包括一条形的第一掺杂区和与所述第一掺杂区相交的若干条形的第二掺杂区，所述第一掺杂区的一端与端口相连相连。

本发明的CMOS图像传感器可为3T型、也可为4T型，或其他任何合适的类型。

如图2A所示，以一种4T型的CMOS图像传感器为例对发明的结构进行详细说明，本发明的一具体实施方式中的CMOS图像传感器包括：具有第一导电类型的半导体衬底；所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在半导体衬底中形成有隔离结构(未示出)，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。所述隔离结构可用于定义各种有源区。第一导电类型可以为N型也可以为P型，本实施例中以P型半导体衬底为例。

在一个示例中，CMOS图像传感器还可以包括覆盖部分半导体衬底的外延层，该外延层被重掺杂具有第一导电类型，例如，为P+外 延层，光电二极管区位于所述外延层内。较佳地，所述外延层的宽度范围为2-10μm。

如图2A所示，CMOS图像传感器还包括位于所述半导体衬底上的具有第二导电类型的光电二极管区PD，所述光电二极管区PD在光照下产生光生载流子，以及用于处理所述光生载流子的外围电路。还包括位于所述光电二极管区内的端口，所述端口连接光电二极管区与所述外围电路。

所述外围电路至少包括位于所述半导体衬底上的传输晶体管Tx和具有第二导电类型的浮置扩散区FD，所述传输晶体管Tx与所述光电二极管区PD相连，所述光电二极管区PD位于所述传输晶体管一侧Tx，所述浮置扩散区FD位于所述传输晶体管Tx的另一侧的部分所述半导体衬底上并与所述传输晶体管Tx相连。

所述传输晶体管Tx均包括位于所述半导体衬底上的栅极结构，以及位于所述栅极结构下方的所述半导体衬底内的所述传输晶体管的沟道层。所述栅极结构包括依次位于所述半导体衬底上的栅极介电层和栅极材料层。

栅极介电层可以包括传统的电介质材料诸如具有电介质常数从大约4到大约20(真空中测量)的硅的氧化物、氮化物和氮氧化物。或者，栅极介电层可以包括具有电介质常数从大约20到至少大约100的通常较高电介质常数电介质材料。这种较高电介质常数电解质材料可以包括但不限于：氧化铪、硅酸铪、氧化钛、钛酸锶钡(BSTs)和锆钛酸铅(PZTs)。栅极材料层可以包括各个材料，所述各个材料包含但不限于：某些金属、金属合金、金属氮化物和金属硅化物，及其层压制件和其复合物。栅极材料层也可以包括掺杂的多晶硅和多晶硅-锗合金材料(即，具有从每立方厘米大约1e18到大约1e22个掺杂原子的掺杂浓度)以及多晶硅金属硅化物(polycide)材料(掺杂的多晶硅/金属硅化物叠层材料)。

可选地，在所述栅极结构下方的所述半导体衬底的表面内还形成有所述传输晶体管的阈值电压控制区。位于所述栅极结构下方的所述半导体衬底内的阈值电压控制区并不是必须地，栅极结构下方的半导体衬底内通常还包括阱结构以及衬底内的沟道层，形成阱(well)结构 的离子掺杂导电类型与沟道层离子掺杂导电类型相同，但是浓度较栅极沟道层低，离子注入的深度泛围较广，同时需达到大于隔离结构的深度。沟道层的掺杂类型根据实际器件的类型进行选择，可以为N型也可以为P型。阈值电压控制区具有与沟道层相同的掺杂类型，但其掺杂浓度大于沟道层的掺杂浓度，其掺杂深度小于沟道层的掺杂深度。

所述光电二极管区PD包括形成于所述半导体衬底中的具有第二导电类型的掺杂区，所述第二导电类型与所述第一导电类型相反，所述光电二极管区的半导体衬底与其中的掺杂区构成PN结，作为光电二极管，所述光电二极管区在光照下产生光生载流子。

所述浮置扩散区FD包括具有第二导电类型的掺杂区，该第二导电类型和前述的第一导电类型相反，例如，当半导体衬底为P型半导体衬底时，则掺杂区为N型掺杂区，则掺杂区和P型半导体衬底构成PN结，即PN结电容。

在所述光电二极管区PD中还形成有载流子传输沟道201，所述载流子传输沟道201的掺杂浓度高于所述光电二极管区PD的掺杂浓度，所述载流子传输沟道201与光电二极管区PD内的端口相连。

所述载流子传输沟道201至少包括一条形的第一掺杂区201a和与所述第一掺杂区相交的若干条形的第二掺杂区201b，所述第一掺杂区201a的一端与光电二极管区PD内的端口相连，该端口与所述传输晶体管Tx的沟道层相连，或所述所述第一掺杂区201a的一端与传输晶体管Tx的沟道层直接相连。所述第一掺杂区和所述第二掺杂区具有相同的第二导电类型。进一步，所述第一掺杂区和所述第二掺杂区具有相同的掺杂浓度。所述载流子传输沟道201的掺杂浓度大于所述光电二极管区PD的掺杂浓度。

在一个示例中，如图2A所示，所述载流子传输沟道201为T字形，包括一条形的第一掺杂区201a和与所述第一掺杂区201a垂直相交的一条形的第二掺杂区201b，所述第一掺杂区201a的一端与光电二极管区PD内的端口相连，该端口与所述传输晶体管Tx的沟道层相连，或所述第一掺杂区201a的一端与所述传输晶体管Tx的沟道层相连，所述第一掺杂区201a的另一端位于第二掺杂区201b内。

该载流子传输沟道不仅仅限于如图2A所述的T字形，还可以为其它形状。

在一个示例中，如图3A所示，所述载流子传输沟道301为“十”字型，包括一条形的第一掺杂区301a和与第一掺杂区301a垂直相交的一条形的第二掺杂区301b，所述第一掺杂区201a的一端与光电二极管区PD内的端口相连，该端口与所述传输晶体管Tx的沟道层相连，或所述第一掺杂区301a的一端与所述传输晶体管Tx的沟道层相连，所述第一掺杂区301a的一端连接所述第一掺杂区301a的另一端跨越第二掺杂区301b并在所述光电二极管区PD内延伸，其中，条形的第二掺杂区301b也在光电二极管区PD内延伸。

在一个示例中，如图3B所示，所述载流子传输沟道301包括一条形的第一掺杂区301a和与所述第一掺杂区301a垂直相交的多个条形的第二掺杂区301b，所述第一掺杂区201a的一端与光电二极管区PD内的端口相连，该端口与所述传输晶体管Tx的沟道层相连，或所述第一掺杂区301a的一端与所述传输晶体管Tx的沟道层相连，所述第一掺杂区301a的另一端位于所述光电二极管区PD的最外侧的条形的第二掺杂区301b内，其中，条形的第二掺杂区301b也在光电二极管区PD内延伸。

在一个示例中，如图3C所示，所述载流子传输沟道301包括一条形的第一掺杂区301a和与所述第一掺杂区301a垂直相交的多个条形的所述第二掺杂区301b，所述第一掺杂区201a的一端与光电二极管区PD内的端口相连，该端口与所述传输晶体管Tx的沟道层相连，或所述第一掺杂区301a的一端与所述传输晶体管Tx的沟道层直接相连，所述第一掺杂区301a的另一端跨越多个所述第二掺杂区301b并在所述光电二极管区PD内延伸。

进一步地，如图2A所示，CMOS图像传感器还包括一重置晶体管Rx，所述浮置扩散区FD位于所述传输晶体管Tx和所述重置晶体管Rx之间，所述重置晶体管Rx与所述浮置扩散区FD相连。

示例性地，还包括形成于所述半导体衬底上的一选择晶体管Sx和一驱动晶体管Dx，所述选择晶体管Sx和所述驱动晶体管Dx与所述重置晶体管Rx相连。所述重置晶体管Rx、选择晶体管Sx和一驱 动晶体管Dx也作为外围电路的构成部分。

所述重置晶体管Rx、所述选择晶体管Sx和所述驱动晶体管Dx包括形成于所述半导体衬底上的栅极结构，以及位于所述栅极结构下方的所述半导体衬底表面内的阈值电压控制区。所述栅极结构包括依次位于所述半导体衬底上的栅极介电层和栅极材料层。

上述内容中，所述第一导电类型为P型，所述第二导电类型为N型，或者，所述第一导电类型为N型，所述第二导电类型为P型。

以如图2A所示的CMOS图像传感器为例，对本发明的CMOS图像传感器的工作原理进行说明，图2B示出了对应本发明图2A中CMOS图像传感器的工作原理图，具体工作原理如下：

以光电二极管区PD为N型时为例，在光电二极管区PD内形成T字形的高掺杂N型载流子传输沟道，该T字形载流子传输沟道的掺杂浓度大于光电二极管区PD的掺杂浓度，其一端通至传输晶体管Tx栅极结构下的沟道层。

由于载流子传输沟道为高掺杂N型，其掺杂浓度大于光电二极管区PD，可以产生相对于其他光电二极管区PD较高的电势，光电二极管区PD区接收光子产生电子，产生的电子向高电势的方向迁移，因此电子在PD区内的高掺杂的载流子传输沟道内聚集，由于传输沟道距离传输晶体管Tx的距离较近，且载流子传输沟道的一端直接与传输晶体管Tx下的沟道层相连，因此光电二极管区PD内的电子较容易导入浮置扩散区FD区内，改善了CMOS图像传感器的拖尾效应。

综上所述，本发明的CMOS图像传感器的结构，光电二极管区PD内形成有高掺杂载流子传输沟道，由于光电二极管区PD内的高掺杂载流子传输沟道可以产生相对于其他光电二极管区较高的电势而收集光照产生的电子，因此高掺杂载流子传输沟道形成了电子的传输通道。通过设计传输通道的布局，可以有效的将光电二极管区PD内的电子通过传输晶体管Tx导入浮置扩散区FD而改善拖尾效应，因此本发明的CMOS图像传感器具有更高的性能。

实施例二

下面，参考图4A-4E以及图5对本发明一具体实施例的CMOS 图像传感器的制作方法做详细描述。其中，图4A-4E示出了本发明一具体实施方式的CMOS图像传感器的制作方法依次实施所获得器件的俯视图；图5为本发明一具体实施例的CMOS图像传感器的制作方法的流程图。

首先，提供具有第一导电类型的半导体衬底400，在所述半导体衬底中定义有像素区图形，所述像素区图形包括光电二极管区图形和外围电路图形，如图4A所示。

如图4A所示，所述半导体衬底400可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在半导体衬底400中形成有隔离结构(未示出)，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。所述隔离结构可用于定义各种有源区。第一导电类型可以为N型也可以为P型，本实施例中以P型半导体衬底为例。可通过光刻工艺和刻蚀工艺在半导体衬底上形成隔离结构，以及像素区图形，其中像素区图形对应的半导体衬底用于之后的像素区相应器件的制作，像素区图形包括浮置扩散区图形、光电二极管区图形、传输晶体管图形等。

在一个示例中，CMOS图像传感器还可以包括覆盖部分半导体衬底的外延层，该外延层被重掺杂具有第一导电类型，例如，为P+外延层，光电二极管区位于所述外延层内。较佳地，所述外延层的宽度范围为2-10μm。

接着，如图4B所示，在所述像素区图形对应的部分半导体衬底400中分别形成具有第二导电类型的光电二极管区PD和浮置扩散区FD，其中所述光电二极管区PD位于预定形成的传输晶体管的一侧，所述浮置扩散区FD位于预定形成的传输晶体管的另一侧，以及位于所述光电二极管区内的端口，所述端口连接所述光电二极管区与外围电路。

所述第二导电类型可以为N型也可以为P型，具体根据实际制作的器件的类型进行选择。本实施例中，第二导电类型为N型，则离子注入工艺采用磷注入，其剂量可以为1E12/cm³～1E16/cm³，在光 电二极管区对应的半导体衬底中形成N型掺杂区，该N型掺杂区可以和P型半导体衬底构成光电二极管。

同时，通过离子注入的方式形成具有第二导电类型的浮置扩散区FD。所述浮置扩散区FD包括具有第二导电类型的掺杂区，该第二导电类型和前述的第一导电类型相反，例如，当半导体衬底为P型半导体衬底时，则掺杂区为N型掺杂区，则掺杂区和P型半导体衬底构成PN结，即PN结电容。

接着，如图4C所示，在所述半导体衬底中形成所述传输晶体管的沟道层，所述沟道层具有第一导电类型，所述沟道层与所述浮置扩散区和所述光电二极管区相连。

在所述半导体衬底中预定形成传输晶体管的沟道层区域进行离子注入，以形成传输晶体管的沟道层，该沟道层具有第一导电类型，即与浮置扩散区和光电二极管区具有相反的导电类型。一般可使沟道层离子注入的深度基本等于浅沟槽隔离结构的深度。

示例性地，如图4C所示，在本步骤中，还可包括对所述半导体衬底400中预定形成所述传输晶体管Tx的阈值电压控制区401T的区域进行离子注入，以形成具有第一导电类型的所述阈值电压控制区401T，所述阈值电压控制区401T与所述浮置扩散区FD和所述光电二极管区PD相连。所述沟道层的掺杂浓度小于所述阈值电压控制区的掺杂浓度，所述沟道层的掺杂深度大于所述阈值电压控制区的掺杂深度。

在一个示例中，在形成所述沟道层之前，还可进行传输晶体管的阱区的离子注入，以形成具有第一导电类型的阱区。阱区具有比沟道层更深的掺杂深度和更宽的掺杂范围，沟道层位于阱区内。

在进行离子注入时，可首先形成图案化的光阻层，该光阻层定义预定形成的沟道层的形状，再进行离子注入以形成沟道层。

在本步骤中，还包括在所述半导体衬底400中形成重置晶体管Rx、选择晶体管Sx和驱动晶体管Dx的阈值电压控制区401R、401S、401D的步骤。其中，所述浮置扩散区FD位于所述重置晶体管的阈值电压控制区401R和所述传输晶体管的阈值电压控制区401T之间，如图4C所示。

接着，如图4D所示，在所述光电二极管区PD内形成具有第二导电类型的载流子传输沟道402，所述载流子传输沟道402包括一条形的第一掺杂区402a和与所述第一掺杂区402a相交的若干条形的第二掺杂区402b，所述第一掺杂区402a的一端与所述端口相连。

进一步，所述第一掺杂区和所述第二掺杂区具有相同的掺杂浓度。所述载流子传输沟道201的掺杂浓度大于所述光电二极管区PD的掺杂浓度。

在一个示例中，如图4D所示，所述载流子传输沟道402为T字形，包括一条形的第一掺杂区402a和与所述第一掺杂区402a垂直相交的一条形的第二掺杂区402b，所述第一掺杂区402a的一端与所述端口相连，所述端口与外围电路相连，也即与传输晶体管Tx的沟道层相连，或者还可以为所述第一掺杂区402a的一端与所述传输晶体管Tx的沟道层直接相连，所述第一掺杂区402a的另一端位于第二掺杂区402b内。

该载流子传输沟道不仅仅限于如图4D所示所述的T字形，还可以为其它形状。

在一个示例中，如图3A所示，所述载流子传输沟道301为“十”字型，包括一条形的第一掺杂区301a和与第一掺杂区301a垂直相交的一条形的第二掺杂区301b，所述第一掺杂区301a的一端与所述端口相连，所述端口与外围电路相连，也即与传输晶体管Tx的沟道层相连，或者还可以为所述第一掺杂区301a的一端与所述传输晶体管Tx的沟道层直接相连，所述第一掺杂区301a的一端连接所述第一掺杂区301a的另一端跨越第二掺杂区301b并在所述光电二极管区PD内延伸，其中，条形的第二掺杂区301b也在光电二极管区PD内延伸。

在一个示例中，如图3B所示，所述载流子传输沟道301包括一条形的第一掺杂区301a和与所述第一掺杂区301a垂直相交的多个条形的第二掺杂区301b，所述第一掺杂区301a的一端与所述端口相连，所述端口与外围电路相连，也即与传输晶体管Tx的沟道层相连，或者还可以为所述第一掺杂区301a的一端与所述传输晶体管Tx的沟道层直接相连，所述第一掺杂区301a的另一端位于所述光电二极管区 PD的最外侧的条形的第二掺杂区301b内，其中，条形的第二掺杂区301b也在光电二极管区PD内延伸。

在一个示例中，如图3C所示，所述载流子传输沟道301包括一条形的第一掺杂区301a和与所述第一掺杂区301a垂直相交的多个条形的所述第二掺杂区301b，所述第一掺杂区301a的一端与所述端口相连，所述端口与外围电路相连，也即与传输晶体管Tx的沟道层相连，或者还可以为所述第一掺杂区301a的一端与所述传输晶体管Tx的沟道层直接相连，所述第一掺杂区301a的另一端跨越多个所述第二掺杂区301b并在所述光电二极管区PD内延伸。

所述载流子传输沟道402可为各种布局图形，可根据不同的布局图形，形成定义有载流子传输沟道图形的光阻层，以该光阻层为掩膜，通过离子注入的方式，形成该高掺杂载流子传输沟道402。

该高掺杂载流子传输沟道402的注入深度较佳地为小于或等于传输晶体管的沟道层的注入深度。

接着，如图4E所示，在所述传输晶体管沟道层的至少一部分上形成所述传输晶体管Tx的栅极结构。

所述栅极结构包括依次形成在所述半导体衬底上的栅极介电层和栅极材料层。本实施例中，所述栅极结构下方的半导体衬底的表面内形成有阈值电压控制区401T。

栅极介电层可以包括传统的电介质材料诸如具有电介质常数从大约4到大约20(真空中测量)的硅的氧化物、氮化物和氮氧化物。或者，栅极介电层可以包括具有电介质常数从大约20到至少大约100的通常较高电介质常数电介质材料。这种较高电介质常数电解质材料可以包括但不限于：氧化铪、硅酸铪、氧化钛、钛酸锶钡(BSTs)和锆钛酸铅(PZTs)。可以采用适合栅极介电层成分的材料的数种方法的任何一种形成栅极介电层。所包括但非限制性的有热或等离子氧化或氮化方法、化学汽相沉积方法和物理汽相沉积方法。

栅极材料层可以包括各个材料，所述各个材料包含但不限于：某些金属、金属合金、金属氮化物和金属硅化物，及其层压制件和其复合物。栅极材料层也可以包括掺杂的多晶硅和多晶硅-锗合金材料(即，具有从每立方厘米大约1e18到大约1e22个掺杂原子的掺杂浓 度)以及多晶硅金属硅化物(polycide)材料(掺杂的多晶硅/金属硅化物叠层材料)。类似地，也可以采用数种方法的任何一个形成前述材料。非限制性实例包括自对准金属硅化物方法、化学汽相沉积方法和物理汽相沉积方法，诸如但不限于：蒸发方法和溅射方法。通常，栅极材料层包括具有厚度从大约50到大约2000埃的掺杂的多晶硅材料。

可通过光刻工艺和刻蚀工艺定义出传输晶体管的栅极结构图案的尺寸和形状，在此不作赘述。

进一步地，还包括在所述半导体衬底上形成所述重置晶体管Rx、驱动晶体管Dx和选择晶体管Sx的栅极结构的步骤。所述栅极结构包括依次形成于所述半导体衬底上的栅极介电层和栅极材料层。

经过上述步骤，完成了对本发明的CMOS图像传感器的制作方法的主要步骤，之后还可进行进行重置晶体管Rx、驱动晶体管Dx以及选择晶体管Sx的源/漏区离子注入，以形成具有第二导电类型的源/漏区。例如，当所述浮置扩散区为N型，则重置晶体管、驱动晶体管以及选择晶体管的源/漏区也为N型。

以及进行其它常规的工艺，例如继续形成层间介电层覆盖所述半导体衬底及栅极结构；以及在所述层间介电层上形成后线层(BEOL)，包括依次形成的介质层、金属布线层、滤光层、平坦层及微透镜层等，在此不作赘述。最后再进行后段封装。

以上仅以一种4T型的CMOS图像传感器的制作方法为例，但是本发明的制作方法不仅仅适用于4T型，还可以适用于其他类型的CMOS图像传感器的制作，例如3T型等。

综上所述，根据本发明的制作方法所获得的CMOS图像传感器的结构，其光电二极管区PD内形成有高掺杂载流子传输沟道，由于光电二极管区PD内的高掺杂载流子传输沟道可以产生相对于其他光电二极管区区较高的电势而收集光照产生的电子，因此高掺杂载流子传输沟道形成了电子的传输通道。通过设计传输通道的布局，可以有效的将光电二极管区PD内的电子通过传输晶体管Tx导入浮置扩散区FD而改善拖尾效应，进而提高了CMOS图像传感器的性能。

图5示出了本发明实施例提出的一种CMOS图像传感器的制作方法的一种示意性流程图，用于简要示出上述方法的典型流程。具体包括：

步骤S501：提供具有第一导电类型的半导体衬底，在所述半导体衬底中定义有像素区图形，所述像素区图形包括光电二极管区图形和外围电路图形；

步骤S502：在所述像素区图形对应的部分半导体衬底中分别形成具有第二导电类型的光电二极管区和位于所述光电二极管区内的端口，所述端口连接所述光电二极管区与外围电路；

步骤S503：在所述光电二极管区内形成具有第二导电类型的载流子传输沟道，所述载流子传输沟道与所述端口相连，所述载流子传输沟道的掺杂浓度高于光电二极管区的掺杂浓度。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。