感测芯片封装结构及其制造方法与流程

本发明涉及一种感测芯片封装结构及其制造方法，特别涉及一种裸露主动区的感测芯片封装结构及其制造方法。

背景技术：

目前常见的光学感测芯片封装模块主要包括基板、芯片以及封胶体。芯片设置于基板上并电性连接基板，而封胶体覆盖于基板的表面以及芯片上，用以固定该芯片并保护导线。另外，芯片的感测区通常会被玻璃或是其他透明材质覆盖，而不会裸露于出来。然而，当这部分光学感测芯片封装模块应用在指纹辨识感测器中时，手指无法直接接触感测区，有可能会影响辨识的精确度。

除此之外，在感测区上方覆盖透明材料，也会进一步增加光学感测芯片封装模块的厚度，而不利于将光学感测芯片封装模块整合在便携式的电子装置中。

技术实现要素：

本发明实施例在于提供一种感测芯片封装结构及其制造方法。在感测芯片封装结构中，感测芯片的主动区并没有被玻璃或其他透明材料覆盖，而是直接暴露于外部环境，而可应用于各种感测元件中。另外，通过在感测芯片上形成凹陷部，可进一步缩短光源与主动区之间的距离。

本发明其中一实施例提供一种芯片感测芯片封装结构，包括载板、感测芯片及线路层。感测芯片设置于载板上，其中感测芯片具有一顶面，以及由顶面凹陷而形成的至少一凹陷部。顶面设有一主动区，且凹陷部位于主动区的一侧，且凹陷部的深度介于100μm至400μm。线路层形成于感测芯片上，以电性连接于主动区，其中至少部分线路层由主动区延 伸至凹陷部的一侧壁面及一底面。

本发明其中一实施例提供一种感测芯片封装结构的制造方法，其包括：提供一晶圆，晶圆包括多个感测芯片，其中每一个感测芯片具有一主动区及定义至少一预薄化区，其中预薄化区位于主动区的一侧，并涵盖感测芯片的一边界；对每一个所述感测芯片的预薄化区进行蚀刻，以在每一个主动区的一侧形成一凹陷部；形成一线路重分配层于晶圆上；对晶圆执行一切割步骤，以形成相互分离的多个感测芯片，其中每一个感测芯片上设有一线路层，且线路层由主动区延伸至凹陷部的一侧壁面及一底面；以及将多个感测芯片分别设置于多个载板上，并通过线路层使每一个感测芯片的主动区电性连接于所述载板。

在本发明实施例所提供的感测芯片封装结构及其制造方法中，可使感测芯片的主动区暴露于外部环境中，以直接接触待测物，例如：手指。另外，感测芯片具有至少一个由顶面凹陷的凹陷部，以使主动区可通过布设于凹陷部的底面与侧壁面的线路层与载板电性连接。

为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而说明书附图仅提供参考与说明用，并非用来对本发明加以限制者。

附图说明

图1A为本发明实施例的感测芯片封装结构的俯视示意图。

图1B为图1A沿线IB-IB剖面线的剖面示意图。

图2为本发明另一实施例的感测芯片封装结构的剖面示意图。

图3A为本发明另一实施例的感测芯片封装结构的俯视示意图。

图3B为图3A沿线IIIB-IIIB剖面线的剖面示意图。

图4为本发明实施例的感测芯片封装结构的制造方法的流程图。

图5为本发明实施例的晶圆在图4的步骤S100中的俯视示意图。

图5A为图5的区域A的放大俯视示意图。

图6A为本发明实施例的感测芯片在图4的步骤S101中的局部俯视示意图。

图6B为图6A所示的感测芯片的剖面示意图。

图6C为本发明另一实施例的感测芯片在图4的步骤S101中的局部俯视示意图。

图7A为本发明实施例的感测芯片在图4的步骤S102中的局部俯视示意图。

图7B为图7A的感测芯片的剖面示意图。

图8A为本发明实施例的感测芯片封装结构在图4的步骤S103中的局部俯视示意图。

图8B为图8A所示的感测芯片的剖面示意图。

图9A为本发明实施例的感测芯片封装结构在图4的步骤S105中的局部俯视示意图。

图9B为图9A所示的感测芯片封装结构的剖面示意图。

图10A为本发明实施例的感测芯片封装结构在图4的步骤S106中的局部俯视示意图。

图10B为图10A所示的感测芯片封装结构的剖面示意图。

图11A为本发明另一实施例的感测芯片封装结构的在工艺步骤中的局部俯视示意图。

图11B为图11A所示的感测芯片封装结构的剖面示意图。

图12A为本发明另一实施例的感测芯片封装结构在工艺步骤中的局部俯视示意图。

图12B为图12A所示的感测芯片封装结构的剖面示意图。

图13A为本发明另一实施例的感测芯片封装结构在工艺步骤中的局部俯视示意图。

图13B为图13A所示的感测芯片封装结构的剖面示意图。

附图标记说明：

感测芯片封装结构 1、2、3

载板 10

焊垫 100

感测芯片 11、11’

感测芯片高度 H2

顶面 11a

底表面 11b

主动区 112

布线区 113

凹陷部 115

侧壁面 115s

底面 115b

凹陷部深度 H1

线路层 12

第一接垫 121

导线 122

第二接垫 123

焊线 13

基底部 110

凸出部 111

发光元件 14

挡墙 15

挡墙宽度 W

模封体 16

顶表面 160

晶圆 S1

预薄化区 115’

线路重分配层 12’

切割线 L

夹角 θ

流程步骤 S100～S106

具体实施方式

请参阅图1A与图1B。图1A为本发明实施例的感测芯片封装结构的俯视示意图。图1B为图1A沿线IB-IB剖面线的剖面示意图。

本发明实施例所提供的感测芯片封装结构可被整合应用于不同的感 测元件中，例如是指纹辨识器、汗孔辨识器、血氧浓度检测器、心跳感测器、环境光感测器或是近接感测器等等。本发明实施例中，感测芯片封装结构1包括载板10、感测芯片11及线路层12。

载板10可以是金属板、绝缘板或者是复合板，其中复合板例如是硬式印刷线路板(printed circuit board,PCB)或是软式印刷线路板(flexible printed circuit,FPC)。在本实施例中，载板10为印刷线路板，且在载板10中已布设线路(未图示)及多个焊垫100，其中焊垫100的位置可根据感测芯片11的配置需求而设置。

另外，在图1A所示的实施例中，载板10为方形板，然而本发明并未限制载板10的形状。在其他实施例中，载板10也可以具有其他几何形状，例如：圆形、椭圆形、正方形、长方形或者是三角形。

感测芯片11设置于载板10上，并通过至少一条焊线13与载板10上的焊垫100电性连接。详细而言，感测芯片11具有一顶面11a及与顶面11a相反的一底表面11b，且感测芯片11的顶面11a设有主动区112以及布线区113，其中布线区113是位于主动区112周边。在布线区113内已设有和主动区112电性连接的控制电路，以接收主动区112所感测的信号。

值得说明的是，本发明实施例的感测芯片11具有由顶面11a凹陷而形成的至少一凹陷部115，其中凹陷部115是位于主动区112的其中一侧，并横穿感测芯片11的侧表面。

请参照图1B，凹陷部115具有一侧壁面115s及一底面115b，其中侧壁面115s是连接于顶面11a与底面115b之间。在一实施例中，侧壁面115s为斜面。进一步而言，侧壁面115s和顶面11a之间形成一夹角θ，且夹角θ介于110度至140度之间。另外，凹陷部115的深度H1会小于感测芯片11的高度H2。前述感测芯片11的高度H2是由感测芯片11的顶面11a至底表面11b的垂直距离。具体而言，凹陷部115的深度H1是介于100μm至400μm之间。

换句话说，感测芯片11实际上会具有一基底部110以及一突出于基底部110上表面的凸出部111，且凸出部111与基底部110共同定义出前述的凹陷部115。据此，凸出部111的俯视形状的面积会小于基底部110 的俯视形状的面积，且基底部110的上表面即为凹陷部115的底面115b。

在图1A与图1B的实施例中，感测芯片11具有两个凹陷部115，这两个凹陷部115分别位于主动区112的两相反侧。然而，凹陷部115的数量与位置实际上可根据线路布设的位置来决定，因此本发明中并不限制。举例而言，两个凹陷部115可以位于主动区112的两相邻侧。另外，在其他实施例中，感测芯片11也可以只具有一个凹陷部115或者是具有两个以上的凹陷部115。

请参照图1A与图1B，线路层12形成于感测芯片11上，并电性连接至主动区112。详细而言，线路层12布设于感测芯片11的顶面11a、凹陷部115的侧壁面115s以及底面115b，并通过前述布线区113内的控制电路电性连接至主动区112。

在一实施例中，线路层12包括至少一个第一接垫121、至少一第二接垫123以及连接于第一接垫121与第二接垫123之间的导线122。前述第一接垫121、第二接垫123以及导线122的数量可以根据感测芯片11的配置需求而设置，本发明并不限制。

需说明的是，第一接垫121设置于感测芯片11的顶面11a，并电性连接至位于布线区113内的控制电路。第二接垫123则设置于凹陷部115的底面115b上，而导线122由顶面11a的第一接垫121通过凹陷部115的侧壁面115s延伸至位于凹陷部115底面115b的第二接垫123。第二接垫123并通过焊线13连接至载板10上的焊垫100，从而使感测芯片11的主动区112可与载板10中的线路电性连接。

也就是说，凹陷部115的侧壁面115s与底面115b可作为线路布设区，通过设置于凹陷部115的侧壁面115s与底面115b的线路层12，以及焊线13，可使主动区112电性连接至载板10。

请参照图2。图2显示本发明另一实施例的感测芯片封装结构的剖面示意图。本实施例和图1B中相同的元件使用相同的标号，且相同的部分不再赘述。

在本实施例中，感测芯片封装结构2还包括一发光元件14，其中发光元件14设置于凹陷部115内。具体而言，发光元件14是设置于凹陷部115的底面115b上，且发光元件14的厚度是小于凹陷部115的深度。

发光元件14可用以投射检测光束至一待测物件。之后，感测芯片11的主动区112再接收由待测物所反射的光线，来形成待测物影像，以进行辨识。发光元件14可以是发光二极管(LED)、激光光源或红外线光源，用以提供单色光或宽频光。

在本实施例中，发光元件14为发光二极管(LED)，且发光二极管的接地端与电压输入端分别位于发光元件14的底部与顶部。因此，当发光元件14设置在凹陷部115时，发光元件14可设置于其中一个电性接地的第二接垫123上，以使位于发光元件14底部的接地端电性接地。

另外，在本实施例中，载板10设有开关控制电路，位于发光元件14顶部的电压输入端可通过焊线13连接至载板10上的焊垫100，以电性连接至开关控制电路，从而使开关控制电路可控制发光元件14的开启与关闭。

在另一实施例中，发光元件14的接地端与电压输入端皆位于发光元件14的顶部。在这个情况下，发光元件14不一定需要设置于第二接垫123上，而可直接设置于凹陷部115的底面115b未被线路层12覆盖的区域。并且，发光元件14的接地端与电压输入端可分别通过两条焊线13电性连接至设置于载板10上的两个焊垫100，其中一个焊垫100电性接地，另一个焊垫100则电性连接至开关控制电路。

需说明的是，在已知的部分感测芯片封装结构中，光源与芯片是共同设置于基板上，由于芯片的结构限制，使光源与芯片的感测区之间的距离无法再进一步缩短。

然而，在本发明实施例中，通过在感测芯片11形成凹陷部115，可使发光元件14直接设置于感测芯片11上。如此，可更进一步缩短发光元件14与主动区112之间的距离，而可提高影像辨识的精确度。另外，相较于现有的封装结构，由于本发明中的发光元件14直接设置于感测芯片11上，也可以使感测芯片封装结构2的整体体积再进一步缩小。

特别是在一实施例中，感测芯片封装结构2可包括至少两个可发出不同色光的发光元件14，以应用于血氧浓度检测器。在这种情况下，感测芯片11可具有至少两个凹陷部115，以分别设置这些发光元件14。也就是说，相较于现有的封装结构，感测芯片封装结构2的体积并不会因 为发光元件14的数量增加而变大，而可维持在一定的尺寸大小。

接着，请参照图3A与图3B。图3A为本发明另一实施例的感测芯片封装结构的俯视示意图。图3B为图3A沿线IIIB-IIIB剖面线的剖面示意图。在本实施例的感测芯片封装结构3中，和图2的实施例中相同的元件具有相同的标号。

本实施例和图2所示的实施例不同的是，本实施例的感测芯片封装结构3还包括挡墙15以及模封体16。

请先参照图3A，挡墙15形成于感测芯片11的顶面11a，并围绕主动区112，以定义出一封闭区域，用以在形成模封体16的工艺中，避免模封体16覆盖住主动区112。挡墙15的功能将在后文中配合感测芯片封装结构的制造方法详细说明，在此并不赘述。

另外，在本实施例中，挡墙15与位于感测芯片11顶面11a的部分线路层12重叠设置。如图3B所示，挡墙15是叠设于线路层12(第一接垫121)上，可保护线路层12不被氧化或损坏。在一实施例中，挡墙15的高度是介于2μm至50μm，而挡墙15的宽度W是介于5μm至100μm之间。

然而，只要挡墙15可用来避免模封体16覆盖主动区112，挡墙15与线路层12的相对位置并不需要特别限制。在其他实施例中，部分线路层12也可以设置在挡墙15上，或者挡墙15也可以不和线路层12重叠，而直接设置于感测芯片11的顶面11a。另外，构成挡墙15的材料可以选择感光材料(photo-imageable material)，例如是在微影蚀刻工艺中现有的光致抗蚀剂材料，或者是其他绝缘材料。

模封体16覆盖载板10、部分感测芯片11以及线路层12。值得一提的是，模封体16的一顶表面160和挡墙15的顶端面齐平或者是低于挡墙15的顶端面。也就是说，感测芯片11的主动区112并不会被模封体16覆盖，而会由挡墙15所形成的封闭区域暴露于外部环境，以感测一待测物件。

在本实施例中，构成模封体16的材料可以是透光材料，以使发光元件14所发出的检测光束可投射至待测物件。举例而言，当检测光束为可见光时，构成模封体16的材料须为透明材料，而可使可见光穿透。在另 一实施例中，当检测光束为红外光时，构成模封体16的材料选择红外光可穿透的材料。

需说明的是，图1A与1B所示的感测芯片封装结构1也可以包括挡墙15与模封体16。由于图1A与1B所示的感测芯片封装结构1中并未具有发光元件14，因此构成模封体16的材料并未被限制，而可以任意选择透明材料或不透明的材料。

本发明一实施例并提供一种感测芯片封装结构的制造方法。请参照图4。图4为本发明实施例的感测芯片封装结构的制造方法的流程图。

在步骤S100中，提供一晶圆，其中晶圆包括多个感测芯片，其中每一个感测芯片具有一主动区及定义至少一预薄化区，其中预薄化区位于主动区的一侧，并涵盖感测芯片的一边界。

请配合参照图5及图5A。图5为本发明实施例的感测芯片封装结构在图4的步骤中的俯视示意图。图5A为图5的区域A的放大俯视示意图。

请配合参照图5与图5A。构成晶圆S1的材料通常为硅，但也可以是其他半导体材料，例如砷化镓、氮化镓(GaN)或碳化硅(SiC)。在本发明实施例中，晶圆S1已经完成元件制作的工艺，且包括多个感测芯片11，且每一个感测芯片11具有一主动区112、配置于主动区112周边的布线区113以及至少一预薄化区115’。

另外，在布线区113内已形成和主动区112电性连接的控制电路，而预薄化区115’位于主动区112的一侧，且预薄化区115’的范围延伸至感测芯片11的其中一边界。

请再参照图4，接着在步骤S101中，对每一个感测芯片的预薄化区进行蚀刻，以在每一个感测芯片11的主动区112的一侧形成一凹陷部。

请配合参照图6A至图6B。图6A为本发明实施例的感测芯片在图4的步骤S101中的局部俯视示意图。图6B为图6A所示的感测芯片的剖面示意图。

如图6B所示，对感测芯片11的预薄化区115’进行蚀刻之后，形成由顶面11a向下凹陷而形成的凹陷部115。并且，凹陷部115具有一侧壁面115s及一底面115b，其中侧壁面115s是连接于顶面11a以及底面115b 之间，且为斜面。在本实施例中，凹陷部115的深度介于100μm至400μm之间。前述在预薄化区115’形成凹陷部115的步骤可通过执行晶圆级蚀刻工艺(wafer-level etching process)来实现，包括涂布光致抗蚀剂、曝光显影、蚀刻以及去除光致抗蚀剂等已知的微影蚀刻工艺。

也就是说，在进行上述的蚀刻步骤之后，感测芯片11包括一基底部110以及突出于基底部110上表面的凸出部111，其中主动区112以及布线区113是位于凸出部111的顶面。另外，基底部110具有未被凸出部111覆盖的上表面，也就是凹陷部115的底面115b，而凸出部111的侧表面即为凹陷部115的侧壁面115s。另外，凸出部111相对于上表面的高度即为凹陷部115的深度。

在图6A所示的实施例中，感测芯片11具有两个凹陷部115，分别形成于主动区112的两相反侧。然而，在其他实施例中，如图6C所示，感测芯片11’也可以根据需要而具有四个凹陷部115，分别横穿感测芯片11的四条边界。在另一实施例中，感测芯片11也可以只具有一个凹陷部115，本发明中并不限制。

请再参照图4，在步骤S102中，形成线路重分配层于晶圆上。请配合参照图7A与图7B，其中图7A为本发明实施例的感测芯片在图4的步骤S102中的局部俯视示意图，而图7B为图7A的感测芯片的剖面示意图。

如图7A与图7B所示，线路重分配层12’形成于感测芯片11的顶面11a、凹陷部115的侧壁面115s以及底面115b上。线路重分配层12’包括多个位于顶面11a的第一接垫121、多个位于凹陷部115底面115b的第二接垫123，以及多条导线122，其中这些导线122分别连接于各第一接垫121与各第二接垫123之间。

第一接垫121设置于感测芯片11的顶面11a，并电性连接至布线区113内的控制电路。第二接垫123则设置于凹陷部115的底面115b上，而导线122由顶面11a的第一接垫121通过凹陷部115的侧壁面115s延伸至位于凹陷部115底面115b的第二接垫123。

形成线路重分配层12’的步骤可通过微影工艺来实现。需说明的是，在微影工艺中，包括曝光及显影(development)的步骤。因此，凹陷部 115的侧壁面115s为斜面，可确保在曝光及显影(development)的步骤中，凹陷部115的侧壁面115s皆可被照光，而形成导线122，以免影响第一接垫121与第二接垫123之间的电性连接。

另外，在后续工艺中，感测芯片11的主动区112，可通过设置于凹陷部115底面115b的多个第二接垫123，电性连接载板10上的电路。据此，构成线路重分配层12’的材料可以是镍、锡、银或其合金等较容易与载板10上的焊垫100接合的金属。

请再参照图4。接着，在步骤S103中，于每一个感测芯片上形成一挡墙，其中挡墙围绕主动区，以定义出一封闭区域。

请配合参照图8A与图8B，其中图8A为本发明实施例的感测芯片封装结构在图4的步骤S103中的局部俯视示意图。图8B为图8A所示的感测芯片的剖面示意图。

如图8A与图8B所示，挡墙15形成于感测芯片11的顶面11a，并围绕主动区112。在一实施例中，构成挡墙15的材料可以是感光材料，例如为光致抗蚀剂材料。因此，可通过涂布光致抗蚀剂、曝光以及显影等工艺来形成挡墙15。挡墙15的高度大约介于2μm至50μm，而挡墙15的宽度W是介于5μm至100μm之间。

在本实施例中，挡墙15是叠设于部分线路重分配层12’上，因此形成挡墙15的步骤是在形成线路重分配层12’的步骤之后执行。在其他实施例中，形成挡墙15的步骤与形成线路重分配层12’的步骤的先后顺序并没有限制。

接着，请参照图4。在步骤S104中，对晶圆执行一切割步骤，以形成相互分离的多个感测芯片，其中每一个感测芯片上设有一线路层，且线路层由主动区延伸至凹陷部的一侧壁面及一底面。

请继续参照图8A与图8B，在对晶圆S1(如图5)执行切割步骤时，是沿着多条彼此交错的切割线L，以形成相互分离的多个感测芯片11。要说明的是，经过前述的切割步骤之后，每一个感测芯片11具有由线路重分配层12’切割而形成的线路层12。和线路重分配层12’相似，线路层12同样包括多个第一接垫121、多个第二接垫123以及多条分别连接于各第一接垫121与各第二接垫123之间的导线122，在此不再赘述线路层 12所设置的位置以及功效。

请再参照图4。随后，在步骤S105中，将多个感测芯片分别设置于多个载板上，并使每一个感测芯片的主动区电性连接于载板。请配合参照图9A与图9B，其中图9A为本发明实施例的感测芯片封装结构在图4的步骤S105中的局部俯视示意图。图9B为图9A所示的感测芯片封装结构的剖面示意图。

详细而言，请参照图9A，载板10上已预先设有线路以及多个焊垫100，而切割后的感测芯片11设置于载板10上的预定位置。

在一实施例中，是通过打线(wire bonding)工艺，以形成多条焊线13，将位于凹陷部115底面115b上的多个第二接垫123分别电性连接于载板10上所对应的焊垫100。如前所述，线路层12会电性连接至布线区113内的控制电路，从而使载板10上的焊垫100电性连接于主动区112。

请继续参照图4。在步骤S106中，形成一模封体以封装载板、感测芯片及线路层，其中模封体暴露主动区。

在一实施例中，可通过执行转移成型工艺(transfer molding process)来形成模封体。需说明的是，在执行转移成型工艺时，会将载板10与感测芯片11共同放置于模具中，并在模具中注入模封胶体。在模封胶体固化之后，即可形成模封体。

请参照图10A与10B。图10A为本发明实施例的感测芯片封装结构在图4的步骤S106中的局部俯视示意图。图10B为图10A所示的感测芯片封装结构的剖面示意图。

需说明的是，当在模具中注入模封胶体时，在步骤S103中所形成的挡墙15可防止模封胶体流入主动区112内。据此，模封体16的一顶表面160会和挡墙15的一顶端面齐平(如图10B所示)，或者是低于挡墙15的顶端面。因此，感测芯片11的主动区112并不会被模封体16覆盖，而会由挡墙15所形成的封闭区域暴露于外部环境。

另外，需说明的是，在本实施例中，由于焊线13是直接连接到凹陷部115底面115b的第二接垫123，来和主动区112建立电性连接，因此焊线13的最高点会低于感测芯片11的顶面11a所在的水平位置。此外，模封体16的顶表面160和挡墙15的顶端面齐平，因此可覆盖住焊线13。

但在其他实施例中，也可以通过其他方式来封装感测芯片11以及载板10。举例而言，可通过提供一具有开口的盖体罩住感测芯片11以及载板10，并使感测芯片11的主动区112由开口暴露出来，也可以达到相同效果。在这个情况下，步骤S103可以被省略，也就是不需要形成挡墙15于感测芯片11的顶面11a。

在另一实施例的感测芯片封装结构的制造方法中，在完成步骤S102之后，可还包括设置一发光元件于凹陷部内。

详细而言，请参照图11A与图11B。图11A为本发明另一实施例的感测芯片封装结构的在工艺步骤中的局部俯视示意图。图11B为图11A所示的感测芯片封装结构的剖面示意图。

在本实施例中，发光元件14是设置在凹陷部115的底面上，并且，发光元件14的厚度是小于凹陷部115的深度。另外，当发光元件14的底部设有接地端时，发光元件14是叠设于其中一个电性接地的第二接垫123上。也就是说，前述的第二接垫123为接地垫，而连接于接地垫的导线122以及第一接垫121为接地线路。

在另一实施例中，当发光元件14的接地端与电压输入端皆位于发光元件14的顶部时，发光元件14可直接设置于凹陷部115的底面115b，而不需要叠设于第二接垫123上。

在将发光元件14设置于感测芯片11的凹陷部115之后，对晶圆执行切割步骤，以形成多个相互分离的感测芯片11。接着，请参照图12A与图12B。图12A为本发明另一实施例的感测芯片封装结构在工艺步骤中的局部俯视示意图。图12B为图12A所示的感测芯片封装结构的剖面示意图。

在图12A中，设有发光元件14的感测芯片11被设置于载板10上。在将感测芯片11设置于载板10上的步骤中，还包括形成至少一焊线13，以使发光元件14电性连接于载板10。如图12B所示，发光元件14通过焊线13连接至载板10上的焊垫100，从而电性连接于载板10中的电路，例如是开关控制电路。

接着，请参照图13A与图13B。图13A为本发明另一实施例的感测芯片封装结构在工艺步骤中的局部俯视示意图。图13B为图13A所示的 感测芯片封装结构的剖面示意图。

和图4所示的步骤S106相似，形成模封体16以封装载板10、感测芯片11、发光元件14以及线路层12，其中模封体16会暴露感测芯片11的主动区112。

〔实施例的可能功效〕

综上所述，本发明的有益效果可以在于，在本发明实施例所提供的感测芯片封装结构及其制造方法中，可使感测芯片的主动区暴露于外部环境中，以直接接触待测物，例如：手指。另外，感测芯片具有至少一个由顶面凹陷的凹陷部，以使主动区可通过布设于凹陷部的底面与侧壁面的线路层与载板电性连接。

此外，通过在感测芯片形成凹陷部，可使发光元件直接设置于感测芯片上。如此，可更进一步缩短发光元件与主动区之间的距离，而可提高影像辨识的精确度。另外，相较于现有的封装结构，由于本发明中的发光元件直接设置于感测芯片上，也可以使感测芯片封装结构的整体体积再进一步缩小。

以上所述仅为本发明的较佳可行实施例，非因此局限本发明的专利范围，故举凡运用本发明说明书及附图内容所做的等效技术变化，均包含于本发明的保护范围内。