具有低线电阻结构的超高密度薄膜晶体管基板及制造方法与流程

本申请要求2015年7月15日提交的韩国专利申请第10-2015-0100406号的权益，通过引用将其如在本文中完全阐述一样并入本文用于所有目的。

技术领域

本公开涉及具有低电阻总线结构的超高密度薄膜晶体管(或“TFT”)基板及其制造方法。具体地，本公开涉及具有通过形成双层栅极线和数据线而具有低电阻总线结构的双倍厚度的总线的超高密度TFT基板及其制造方法。

背景技术：

如今，开发了用于克服阴极射线管的许多缺点(例如，笨重且体积大)的各种平板显示装置。平板显示装置包括液晶显示装置(或LCD)、场发射显示器(或FED)、等离子体显示面板(或PDP)和电致发光装置(或ED)。

平板显示装置(例如液晶显示装置或有机发光二极管显示装置)具有包括用作有源显示器件的多个TFT的基板。图1是示出根据相关技术的在水平电场型液晶显示装置中使用的薄膜晶体管基板的结构的平面图。图2A至图2E是示出根据相关技术的制造通过沿着线I-I′切割的图1的薄膜晶体管基板的步骤的截面图。

参照图1和图2A至图2E，LCD的薄膜晶体管基板具有在玻璃基板SUB上彼此交叉的栅极线GL和数据线DL，栅极线GL与数据线DL之间具有栅极绝缘层GI，以及形成在栅极线GL和数据线DL的每个交叉部分处的薄膜晶体管TFT。栅极线GL和数据线DL的交叉结构限定了像素区。还包括用于在像素区中形成其间的水平电场的像素电极PXL和公共电极COM，以及被连接至在基板SUB上的公共电极COM的公共线 CL。栅极线GL向薄膜晶体管TFT的栅电极G提供栅极信号。数据线DL经由薄膜晶体管TFT的漏电极D向像素电极PXL提供像素信号。与栅极线GL平行的公共线CL形成在像素区之间并且公共线CL向公共电极COM提供用于驱动液晶的参考电压。

响应于提供至栅极线GL(栅电极G)的栅极信号，薄膜晶体管TFT可以将像素信号从数据线DL充载至像素电极PXL，并且保持在像素电极PXL上的像素信号。像素电极PXL通过被连接至薄膜晶体管TFT的漏电极D而形成在像素区内。公共电极COM通过被连接至公共线CL也形成在像素区内。特别是，像素电极PXL和公共电极COM彼此平行地设置在像素区中。例如，公共电极COM具有分别以彼此预定的距离设置的多个纵向段。像素电极PXL具有多个纵向段，其中每个段被设置在公共电极COM的段之间。

在每个栅极线GL和每个数据线DL的一个端部处，分别形成有栅极焊盘GP和数据焊盘DP。栅极焊盘GP和数据焊盘DP分别通过栅极焊盘接触孔GPH和数据焊盘接触孔DPH被连接至栅极焊盘端子GPT和数据焊盘端子DPT。

下文中，再次参照图2A至图2E，将对根据相关技术的用于制造薄膜晶体管基板的方法进行说明。

在基板SUB上沉积栅极金属。通过利用第一掩模工艺对栅极金属进行图案化形成栅极元件。如图2A所示，栅极元件包括沿水平方向延伸的多个栅极线GL、从栅极线GL分支的栅电极G，以及形成在栅极线GL的一端处的栅极焊盘GP。由于薄膜晶体管基板为水平电场型，所以还包括与栅极线GL平行设置的公共线CL。

在具有栅极元件的基板SUB的整个表面上沉积诸如硅氮化物(SiNx)或硅氧化物(SiOx)的栅极绝缘层GI。此后，在栅极绝缘层GI上依次沉积诸如非晶硅的半导体材料以及诸如n+掺杂的硅的杂质掺杂的半导体材料。如图2B所示，通过利用第二掩模工艺对杂质掺杂的半导体材料和半导体材料进行图案化，形成半导体沟道层A和欧姆层n。半导体沟道层A和欧姆层n形成为与栅电极G交叠，在半导体沟道层A和欧姆层n与栅电极G之间具有栅极绝缘层GI。

在具有半导体沟道层A和欧姆层n的基板SUB上，沉积源极漏极金属。通过利用第三掩模工艺对源极漏极金属进行图案化，形成源极漏极元 件。如图2C所示，源极漏极元件包括沿竖直方向延伸以与栅极线GL交叉的数据线DL、形成在数据线DL的一端处的数据焊盘DP、从数据线DL分支并且与栅电极G的一侧交叠的源电极S，以及与源电极S相对并且与栅电极G的另一侧交叠的漏电极D。特别是，源电极S接触欧姆层n的一部分以与半导体沟道层A的一侧和栅电极G的一侧交叠。漏电极D接触欧姆层n的另一部分以与半导体沟道层A的另一侧和栅电极G的另一侧交叠。利用源极漏极元件作为掩模进一步对欧姆层n进行蚀刻，去除在源电极S与漏电极D之间露出的欧姆层n的那一部分使得在源电极S与漏电极D之间露出半导体沟道层A。因此，完成了包括源电极S、漏电极D、半导体沟道层A和栅电极G的薄膜晶体管TFT。

在具有源极漏极元件的基板SUB的整个表面上，通过沉积诸如硅氮化物(SiNx)或硅氧化物(SiOx)的绝缘材料来形成钝化层PAS。如图2D所示，通过利用第四掩模工艺对钝化层PAS进行图案化，形成露出数据焊盘DP的一些部分的数据焊盘接触孔DPH和露出漏电极D的一些部分的漏极接触孔DH。与此同时，通过对钝化层PAS和栅极绝缘层GI进行图案化，形成露出栅极焊盘GP的一些部分的栅极焊盘接触孔GPH和露出公共线CL的一些部分的公共接触孔CH。

在具有接触孔GPH、DH、DPH和CH的钝化层PAS上，沉积透明导电材料，例如ITO(铟锡氧化物)或IZO(铟锌氧化物)。如图2E所示，通过利用第五掩模工艺对透明导电材料进行图案化，形成像素电极PXL、公共电极COM、栅极焊盘端子GPT和数据焊盘端子DPT。像素电极PXL通过漏极接触孔DH接触漏电极D，并且具有在像素区内平行设置的多个段。公共电极COM通过公共接触孔CH接触公共线CL，并且具有在像素区内平行设置的多个段。像素电极PXL和公共电极COM彼此以预定的距离平行设置。栅极焊盘端子GPT通过栅极焊盘接触孔GPH接触栅极焊盘GP，并且数据焊盘端子DPT通过数据焊盘接触孔DPH接触数据焊盘DP。

如上所述根据相关技术的LCD在具有大的显示面积方面存在问题。通常，随着薄膜晶体管基板的面积变得越大，栅极线和数据线应该越来越长。随着总线越来越长，即使因为电阻率是材料的特性所以总线材料的电阻率没有改变，总线的电阻也会越来越大。总线的电阻由以下公式1所定义。

[公式1]

$R=\mathrm{\ρ}\frac{L}{S}$

此处，R是总线的电阻，ρ为总线(例如，栅极线GL(或栅极总线)和数据线DL(或数据总线))材料的电阻率，L是总线的长度，以及S是总线的横截面积。

也就是说，随着薄膜晶体管基板变得越大，长度L将会越长使得电阻变得越高。随着电阻变得越高，通过总线的信号可能被延迟。因此，显示装置具有视频质量问题。为了解决这些问题，应该减小总线的电阻。为了使总线的电阻处于较低的状态下，可以增加横截面，或者可以选择具有更低的电阻率的总线材料。因为材料是有限的，所以选择具有更低电阻率的材料是非常困难的。另外，即使可能，当总线进一步变得越来越长时，电阻将会再次更高。因此，使总线的电阻低的最好的解决方案是增大总线的横截面积。

为了增加总线的横截面积，可以有两种方法：一种是增加总线的宽度，另一种是增加总线的厚度。例如，通过增大栅极总线和/或数据总线的宽度，能够防止所述总线的电阻增加。然而，由于限定像素区边界的总线的宽度也增大，所以有效像素面积会减小。在这种情况下，显示区域的开口率也减少，这导致显示质量缺陷的另一个原因。再例如，通过增大总线的厚度，当形成总线时蚀刻节拍时间(tact time)会越来越长，并且总线之间的空间会增加，因此这会导致降低开口率的问题。另外，随着总线厚度的增加，总线和其他层之间的台阶差会扩大，因此这导致在取向层的摩擦工艺中的缺陷。

因此，在用于大对角线面积的平板显示装置的薄膜晶体管基板中，确保总线的低电阻的总线结构是重要的需求之一。

技术实现要素：

为了克服上述缺点，本发明的目的是提出用于大面积和超高密度平板显示装置的具有低电阻总线结构的超高密度的薄膜晶体管基板及其制造方法。本公开的另一目的是提出具有低电阻总线结构的超高密度的薄膜晶体管基板及其制造方法，其中即使线的宽度变窄，因为总线的厚度变得较厚该线路电阻也不会增大。本公开的又一目的是提出具有其中总线由于具有总线层的良好均匀性和双倍厚度的双层结构的低电阻总线结构的超高密度的薄膜晶体管基板。本公开的再一目的是提出具有低电阻总线结构的 超高密度的薄膜晶体管基板，以及在不增加制造步骤的复杂性和用于制造的节拍工艺时间的情况下仅通过添加堆叠在总线上的附加的总线来制造所述基板的方法。

在一个实施方案中，显示装置包括形成在基板上的栅极线、公共线和附加数据线(ADL)。在栅极线的一部分和附加数据线(ADL)的一部分上形成有栅极绝缘层。在栅极绝缘层的至少一部分上形成有半导体层。在附加数据线(ADL)的未被栅极绝缘层覆盖的部分上形成有数据线。在栅极线的未被栅极绝缘层覆盖的部分上形成有附加栅极线(AGL)。在公共线上形成有附加公共线(ACL)。显示装置包括耦接至栅极线的栅极、耦接至数据线的源极，漏极，以及半导体层的至少部分地位于源极与漏极之间的部分。

附图说明

附图被包括来提供对本发明的进一步理解并且被并入本说明书并构成本说明书的一部分，附图示出了本发明的实施方案并且与描述一起用于说明本发明的原理。

在附图中：

图1是示出根据相关技术的在水平电场型液晶显示装置中使用的薄膜晶体管基板的结构的平面图。

图2A至图2E是示出根据相关技术的通过沿着线I-I′切割的图1的薄膜晶体管基板的制造步骤的截面图。

图3是示出根据本公开的在大面积的水平电场型液晶显示器中使用的超高密度的薄膜晶体管基板的结构的平面图。

图4A至图4E是示出根据本公开的通过沿着线II-II′切割的图1的超高密度的薄膜晶体管基板的制造步骤的截面图。

具体实施方式

我们将参照附图对本公开的优选实施方案进行说明。贯穿详细描述相同的附图标记指代相同的元件。然而，本公开不受这些实施方案的限制，但可以在不改变技术精神的情况下应用于各种变型方案或修改方案。在以下的实施方案中，元件的名称是通过考虑说明的容易程度来选择的，因此 它们可能与实际的名称不同。

在下文中，将参照包括图3和图4A至图4E的附图，对本公开的优选实施方案进行说明。图3是是示出根据本公开的在大面积的水平电场型液晶显示器中使用的超高密度的薄膜晶体管基板的结构的平面图。图4A至图4E是示出根据本公开的通过沿着线II-II′切割的图3的超高密度的薄膜晶体管基板的制造步骤的截面图。

参照图3和图4A至图4E，用于LCD的薄膜晶体管基板包括在玻璃基板SUB上彼此交叉的栅极线GL和数据线DL，在栅极线GL与数据线DL之间具有栅极绝缘层，以及形成在栅极线GL和数据线DL的交叉部分的薄膜晶体管TFT。交叉的栅极线GL和数据线DL限定像素区。还包括用于在像素区中形成像素电极PXL和公共电极COM之间的水平电场的像素电极PXL和公共电极COM，以及在基板SUB上的连接至公共电极COM的公共线CL。栅极线GL向薄膜晶体管TFT的栅电极G提供栅极信号。数据线DL经由薄膜晶体管TFT的漏电极D将像素信号提供至像素电极PXL。公共线CL形成在像素区之间，公共线CL与栅极线GL平行，并且公共线CL向公共电极COM提供用于驱动液晶分子的参考电压信号。

响应于提供至栅极线GL的栅极信号，薄膜晶体管TFT可以将像素信号从数据线DL充载至像素电极PXL，并且保持在像素电极PXL上的像素信号。像素电极PXL通过被连接至薄膜晶体管TFT的漏电极D而形成在像素区内。公共电极COM通过被连接至公共线CL也形成在像素区内。特别是，像素电极PXL和公共电极COM彼此平行地设置在像素区中。例如，公共电极COM具有分别以彼此预定的距离设置的多个纵向段(或纵向V形段)。像素电极PXL具有多个纵向段(或纵向V形段)，其中每个段设置在公共电极COM的段之间。

在每个栅极线GL和每个数据线DL的一个端部处，分别形成有栅极焊盘GP和数据焊盘DP。栅极焊盘GP和数据焊盘DP分别通过栅极焊盘接触孔GPH和数据焊盘接触孔DPH被连接至栅极焊盘端子GPT和数据焊盘端子DPT。

在本公开中，为了减少栅极线GL和公共线CL的电阻，并且为了防止开口率被降低，每个线形成为具有双层结构，因此线的厚度会比现有技术的线的厚度更厚。具体地，包括附加数据线ADL、附加栅极线AGL以及附加公共线ACL。附加数据线ADL由还用于形成栅极线GL和公共线 CL的栅极金属材料制成。附加栅极线AGL和附加公共线ACL由还用于形成数据线DL的数据金属材料制成。

根据当前所使用的技术，通过沉积栅极金属材料和/或数据金属材料，金属层的最大厚度为约至以确保金属层的均匀性。因此，当总线(栅极线GL、公共线CL或数据线DL)形成为单层结构时，总线的最大厚度将是

在本公开中，通过使总线的厚度较厚，而不是增大宽度，我们提出具有防止开口率降低的低线路电阻的薄膜晶体管基板。例如，栅极线GL和公共线CL利用栅极金属材料形成为具有的厚度(单金属层的最大厚度)。在稍后形成数据线DL处利用栅极金属材料还形成附加数据线ADL。由于数据线DL与栅极线GL交叉，所以附加数据线ADL应该形成为具有沿数据线DL断开的多个段，并且被设置在沿水平方向延伸的各栅极线GL之间或栅极线GL与公共线CL之间。这防止了ADL的段物理接触或电耦接至栅极线GL或公共线CL，特别是在栅极线与数据线彼此交叉的地方。

此后，使用数据金属材料，形成厚度是(单个金属层的最大厚度)的数据线DL。此处，数据线DL应该堆叠在附加数据线ADL上以使这两个层除了被电耦接之外还直接物理连接。堆叠具有的厚度的附加数据线ADL和具有的厚度的数据线DL使得整个数据总线的总厚度是在一些情况下整个数据总线的总厚度是单独数据线DL的厚度的两倍。因此，数据线DL的线路电阻相对于缺少ADL所实施的线路电阻能够降低。根据实施方案，ADL可以具有与DL相同的宽度，或稍大于或稍小于DL的宽度。

当使用数据金属材料形成数据线DL时，利用数据金属材料还形成附加栅极线AGL和附加公共线ACL。AGL和ACL两者形成为具有的厚度，并且它们分别形成在形成栅极线GL和公共线CL的地方。具有的厚度的栅极线GL和具有的厚度的附加栅极线AGL被堆叠，使得这两个层除了被电耦接之外还直接物理地连接。类似地，具有的厚度的公共线CL和具有的厚度的附加公共线ACL被堆叠，使得这两个层除了被电耦接之外还直接物理地连接。因此，整个栅极总线和整个公共总线的总厚度会是在一些情况下，整个栅极总线和整个公共总线的总厚度是单独栅极线GL或单独公共线CL的厚度的两倍。因此，栅极线GL和公共线CL的线路电阻相对于缺少 AGL和ACL所实施的线路电阻降低。另外在包括ADL、AGL和ACL的实施方式中，不需要加宽数据线DL的宽度、栅极线GL的宽度和公共线CL的宽度以减少电阻，并且因而开口率不会降低。

栅极线GL和数据线DL彼此交叉，并且公共线CL和数据线DL彼此交叉。由于栅极绝缘层GI置于栅极线GL与数据线DL之间以及公共线CL与数据线DL之间的交叉点处。具体地，薄膜晶体管TFT设置在栅极线GL与数据线DL之间的交叉点处。因此，优选的是，栅极绝缘层GI设置为覆盖形成薄膜晶体管TFT的区域。另外，优选的是，栅极绝缘层GI可以覆盖附加数据线ADL的一端(较靠近薄膜晶体管TFT)的一些部分。如果栅极绝缘层GI不覆盖附加数据线ADL的一端，特别是考虑到用于形成栅极绝缘层GI的容限，栅极绝缘层GI有可能在栅极线GL的端部敞开。然而，通过在栅极绝缘层GI上沉积数据线DL，数据线DL接触栅极绝缘层GI(栅极线GL)的露出的部分，由此防止栅极线GL与数据线DL之间的意外接触。

优选的是，栅极绝缘层GI可以设置在公共线CL与数据线DL彼此交叉的地方。特别是，栅极绝缘层GI可以覆盖附加数据线ADL的另一端(远离薄膜晶体管TFT)的一些部分。

在本公开中，栅极绝缘层GI被设置在必要的区域处，包括栅极线GL与数据线DL之间的交叉区域和公共线CL与数据线DL之间的交叉区域以及设置薄膜晶体管TFT的区域。因此，由于未被栅极绝缘层GI覆盖，所以露出栅极线GL、公共线CL和附加数据线ADL的所有部分中的大部分。因此，堆叠在栅极线GL上的附加栅极线AGL的底表面接触栅极线GL的上表面。与其相似，附加公共线ACL的所有表面中的大部分接触公共线CL的所有表面中的大部分。另外，附加数据线ADL以表面接触堆叠在附加数据线ADL上的数据线DL的表面。在基板的一部分上方而不是在整个基板上形成栅极绝缘层GI(如图1和图2所示)的好处是，这使得稍后形成的AGL、DL和ACL(栅极绝缘层GI之后形成的)能够分别与较早形成的GL、ADL和CL(在栅极绝缘层GI之前形成的)物理接触和电接触。以此方式形成栅极绝缘层GI还具有以下效果：确保用作薄膜晶体管的源极的数据线DL的一部分相对于晶体管的沟道(由半导体层SE的一部分形成)和相对于晶体管的漏极处于合适的高度。

栅极线GL和数据线DL本身可能具有多个金属层或多个合金层彼此堆叠的多层结构。对于大面积显示器，线路电阻可能比小面积显示器的线 路电阻高。所以，优选的是，总线(例如，栅极总线、数据总线)，并且因此栅极金属材料与数据金属材料包括低电阻的金属材料，例如，铜(Cu)或铝(Al)。例如，任一总线可以包括包含钼钛合金的第一金属层和堆叠在第一金属层上的具有铜的第二金属层。由于附加数据线ADL和附加栅极线AGL分别与栅极线GL和数据线DL形成在同一层并且具有相同的金属材料，因此也可以说，附加数据线ADL和附加栅极线AGL可以还具有包括多个金属层或多个合金层的堆叠结构。根据实施方案，AGL和ACL可以分别具有与GL和CL相同的宽度，或可以分别具有稍大于或稍小于GL和CL的宽度。

由于薄膜晶体管TFT设置在栅极线GL和数据线DL彼此交叉的地方，所以优选的是，半导体层SE被堆叠在栅极绝缘层GI上并且被设置为具有与栅极绝缘层GI相同的形状。我们将针对这种结构对用于制造薄膜晶体管基板的方法进行详细说明。

在下文中，我们将参照图4A至图4E根据本公开对用于制造具有低电阻总线结构的超高密度的薄膜晶体管基板的方法进行说明。图4A至图4E是示出根据本公开的通过沿着线II-II′切割的图1的超高密度的薄膜晶体管基板的制造步骤的截面图。

如图4A所示，在透明基板SUB上沉积厚度为的栅极金属材料。利用第一掩模工艺对栅极金属材料进行图案化，形成栅极元件。栅极元件包括栅极线GL、公共线CL、栅极焊盘GP、数据焊盘DP(公共焊盘CP)、栅电极G和附加数据线ADL。栅极线GL和公共线CL可以在基板SUB上沿水平方向延伸。栅极焊盘GP形成在栅极线GL的一端处。公共焊盘CP形成在公共线CL的一端处。栅电极G可以从栅极线GL的栅极线GL和数据线彼此交叉的地方分支。附加数据线ADL设置在栅极线GL与公共线CL之间。附加数据线ADL具有与栅极线GL和公共线CL分开并且在基板上沿竖直方向延伸的段形状。形成附加数据线ADL并且与数据线DL物理连接，使得附加数据线ADL与栅极线GL和公共线CL电隔离和物理隔离。

如图4B所示，在具有栅极元件的基板上，依次沉积栅极绝缘材料和半导体材料。通过利用第二掩模工艺对栅极绝缘材料和半导体材料同时进行图案化，形成栅极绝缘层GI和半导体层SE。栅极绝缘层GI和半导体层SE设置在形成薄膜晶体管TFT的地方和数据线DL与栅极线GL或公共线CL交叉的地方。例如，栅极绝缘层GI和半导体层SE可以整个地 覆盖栅电极G和附加数据线ADL的两端的一些部分。然而，栅极线GL、公共线CL和附加数据线ADL的大部分未被这种通过栅极绝缘层GI和半导体层SE的交叠覆盖(堆叠在顶部)。

在一个更具体的实施方案(未示出)中，半导体层SE可以仅设置在形成薄膜晶体管TFT的地方。例如，在公共线CL和数据线DL彼此交叉的交叉点处，仅设置有栅极绝缘层GI而无半导体层SE。在栅极线GL和数据线DL彼此交叉的交叉点处，栅极绝缘层GI和半导体层SE被设置为堆叠。为了这样做，第二掩模工艺可以使用半色调掩模或狭缝掩模。

返回到图4A至图4E中所示的示例性实施方案，栅极绝缘层GI和半导体层SE设置在公共线CL和数据线DL彼此交叉的区域和栅极线GL和数据线DL彼此交叉的区域两个区域处。在这种情况下，优选的是，半导体层SE的尺寸小于栅极绝缘层GI的尺寸。为了这样做，当在第二掩模工艺中选择蚀刻材料时，优选考虑具有对半导体材料的蚀刻率比对栅极绝缘材料的蚀刻率大的蚀刻材料。

如图4C所示，在具有以岛的形状图案化的栅极绝缘层GI和半导体层SE的基板SUB上，沉积厚度是至的数据金属材料。利用第三掩模工艺对数据金属材料进行图案化，形成数据元件。该数据元件包括数据线DL、数据焊盘DP、源电极S、漏电极D、附加栅极线AGL和附加公共线ACL。数据线DL在基板SUB上沿竖直方向延伸，并且与多个段设置成线的附加数据线ADL以表面接触(DL的表面与ADL的表面相互接触)。因此，在栅极绝缘层GI上数据线DL与栅极线GL和公共线CL，以及覆盖栅极线GL和公共线CL中的一些的半导体层SE交叉。数据焊盘DP形成在数据线DL的一端处。源电极S从数据线DL中分支并且与半导体层SE的一侧接触。漏电极D与半导体层SE的另一侧接触，并且与源电极S以预定的距离隔开。半导体层SE的源电极S与漏电极D之间的部分被限定为沟道区A。因此，完成了包括栅电极G、半导体沟道区A、源电极S和漏电极D的薄膜晶体管TFT。附加栅极线AGL以表面接触未被栅极绝缘层GI和半导体层SE覆盖的栅极线GL。同样地，附加公共线ACL以表面接触未被栅极绝缘层GI和半导体层SE覆盖的公共线CL。

如图4D所示，在具有数据元件的基板SUB的整个表面上沉积如硅氮化物(SiNx)或硅氧化物(SiOx)的绝缘材料，沉积钝化层PAS。利用第四掩模工艺对钝化层PAS进行图案化，形成接触孔。接触孔包括漏 极接触孔DH、栅极焊盘接触孔GPH、公共线接触孔CH、数据焊盘接触孔DPH。漏极接触孔DH露出漏电极D的一些部分。栅极焊盘接触孔GPH露出栅极焊盘GP的一些部分。公共线接触孔CH露出公共线CL的一些部分。数据焊盘接触孔DPH露出数据焊盘DP的一些部分。

如图4E所示，在具有接触孔的钝化层PAS上，沉积电极材料。电极材料可以包括透明导电材料，例如铟锡氧化物(ITO)和铟锌氧化物(IZO)。在一些情况下，电极材料可以包括不透明导电材料，例如钼(Mo)、钛(Ti)或钼钛合金(MoTi)。利用第五掩模工艺对电极材料进行图案化，形成像素电极PXL、公共电极COM、栅极焊盘端子GPT和数据焊盘端子DPT。像素电极PXL通过漏极接触孔DH连接至漏电极D，并且具有在一个像素区中平行排列的多个段。公共电极COM通过公共线接触孔CH连接至公共线CL，并且具有与像素电极PXL的每个段平行排列的多个段。栅极焊盘端子GPT通过栅极焊盘接触孔GPH连接至栅极端子GP。数据焊盘端子DPT通过数据焊盘接触孔DPH连接至数据端子DP。

在本公开中，栅极线GL与附加栅极线AGL表面接触，其中，栅极线GL的顶表面与附加栅极线AGL的底表面表面接触。具体地，附加栅极线AGL的底表面的大部分与栅极线GL的顶表面的大部分物理接触。一系列的附加栅极线AGL沿栅极线GL的长度方向进行设置。作为一个附加的好处，由于当形成数据线DL时可以形成附加栅极线AGL，所以无需任何附加的掩模工艺便可以形成附加栅极线AGL。

同样地，数据线DL与附加数据线ADL表面接触，其中数据线DL的底表面与附加数据线ADL的顶表面以表面接触。具体地，附加数据线ADL的顶表面的大部分与数据线DL的底表面的大部分物理接触。一系列的附加数据线ADL沿数据线DL的长度方向设置。作为一个附加的好处，因为当形成栅极线GL时可以形成附加数据线ADL，所以无需任何附加的掩模工艺可以形成附加数据线ADL。

因此，在具有相同的总线宽度的情况下，可以通过加厚总线的厚度而减小线电阻。例如，在目前使用的45英寸对角线长度的TV面板上，像素密度最大为约40PPI，栅极线GL的宽度为60μm并且数据线DL的宽度为10μm。为了在45英寸对角线长度的电视面板上设计和制造具有90PPI以上的超高密度的平板显示器，栅极线GL的宽度将是40μm并且数据线的宽度将是5μm。当线路的宽度像所述变窄时，线电阻会显著地增 加，使得难以显示良好的视频数据。根据本公开，即使线的宽度变窄，线的厚度会增加。因此，线电阻不会增加，并且能够保证较好的视频数据质量。

尽管已经参照附图对本发明的实施方案进行了详细描述，但是本领域技术人员应该理解的是，在不改变本发明的技术精神或必要特征的情况下，可以以其他具体形式实现本发明。因此，应当注意的是，前述实施方案在所有方面仅是示例性的，并且不应当被解释为限制本发明。本发明的范围由所附权利要求而非本发明的详细描述所限定。在权利要求的含义和范围内做出的所有变型或改型或它们的等同内容应该被理解为落入本发明的范围之内。