1.一种半导体装置，其特征在于具备：SiC层，具有第1面及第2面；
第1导电型的第1SiC区域，设置在所述SiC层内；
第2导电型的第1柱区域，设置在所述第1SiC区域内；
第2导电型的第2柱区域，设置在所述第1SiC区域内；
第2导电型的第3柱区域，设置在所述第1柱区域与所述第1面之间，且第2导电型的杂质浓度比所述第1柱区域高；
第2导电型的第4柱区域，设置在所述第2柱区域与所述第1面之间，且第2导电型的杂质浓度比所述第2柱区域高；
栅极电极，至少一部分设置在所述第3柱区域与所述第4柱区域之间；
第2导电型的第1主体区域，设置在所述第1SiC区域与所述第1面之间，且第2导电型的杂质浓度比所述第3柱区域低；
第2导电型的第2主体区域，设置在所述第1SiC区域与所述第1面之间，且第2导电型的杂质浓度比所述第4柱区域低；
栅极绝缘膜，设置在所述第1主体区域与所述栅极电极之间以及所述第2主体区域与所述栅极电极之间，且以所述第1面为基准的所述第2面侧的端部的深度浅于以所述第1面为基准的所述第3柱区域及所述第4柱区域的深度；
第2导电型的第5柱区域，与所述第3柱区域接触地设置在所述第3柱区域与所述栅极电极之间，并在与所述栅极电极之间夹着所述第1SiC区域，且第2导电型的杂质浓度比所述第3柱区域低；
第2导电型的第6柱区域，与所述第4柱区域接触地设置在所述第4柱区域与所述栅极电极之间，并在与所述栅极电极之间夹着所述第1SiC区域，且第2导电型的杂质浓度比所述第4柱区域低；
第1导电型的第1源极区域，设置在所述第1主体区域与所述第1面之间；以及
第1导电型的第2源极区域，设置在所述第2主体区域与所述第1面之间。
2.根据权利要求1所述的半导体装置，其特征在于在所述第1SiC区域与所述第2面之间，还具备第1导电型的杂质浓度比所述第1SiC区域低的第1导电型的第2SiC 区域。
3.根据权利要求2所述的半导体装置，其特征在于在所述第2SiC区域与所述第2面之间，还具备第1导电型的杂质浓度比所述第1SiC区域高的第1导电型的第3SiC区域。
4.根据权利要求1所述的半导体装置，其特征在于以所述第1面为基准的所述第5柱区域及所述第6柱区域的深度深于以所述第1面为基准的所述栅极绝缘膜的所述第2面侧的端部的深度。
5.根据权利要求1所述的半导体装置，其特征在于所述第5柱区域与所述第6柱区域之间的距离短于所述第1柱区域与所述第2柱区域之间的距离。
6.根据权利要求1所述的半导体装置，其特征在于其还具备：
第2导电型的第1接触区域，设置在所述第3柱区域与所述第1面之间，并与所述第3柱区域及所述第1面接触，且第2导电型的杂质浓度比所述第1主体区域高；以及
第2导电型的第2接触区域，设置在所述第4柱区域与所述第1面之间，并与所述第4柱区域及所述第1面接触，且第2导电型的杂质浓度比所述第2主体区域高。
7.根据权利要求1所述的半导体装置，其特征在于其还具备：源极电极，设置在所述第1面，与所述第1源极电极、所述第2源极电极、所述第3柱区域及所述第4柱区域电连接；以及
漏极电极，设置在所述第2面，与所述第1SiC区域电连接。
8.根据权利要求1所述的半导体装置，其特征在于所述第5柱区域与所述第6柱区域之间的距离和所述第1柱区域与所述第2柱区域之间的距离实质上相同。
9.根据权利要求1所述的半导体装置，其特征在于所述第1导电型为n型，且所述第2导电型为p型。
10.根据权利要求1所述的半导体装置，其特征在于所述栅极绝缘膜为氧化硅膜。
11.一种半导体装置，其特征在于具备：SiC层，具有第1面及第2面；
n型的第1SiC区域，设置在所述SiC层内；
p型的第1柱区域，设置在所述第1SiC区域内；
p型的第2柱区域，设置在所述第1SiC区域内；
p型的第3柱区域，设置在所述第1柱区域与所述第1面之间，且p型的杂质浓度比所述第1柱区域高；
p型的第4柱区域，设置在所述第2柱区域与所述第1面之间，且p型的杂质浓度比所述第2柱区域高；
栅极电极，至少一部分设置在所述第3柱区域与所述第4柱区域之间；
p型的第1主体区域，设置在所述第1SiC区域与所述第1面之间，且p型的杂质浓度比所述第3柱区域低；
p型的第2主体区域，设置在所述第1SiC区域与所述第1面之间，且p型的杂质浓度比所述第4柱区域低；
栅极绝缘膜，设置在所述第1主体区域与所述栅极电极之间以及所述第2主体区域与所述栅极电极之间，且以所述第1面为基准的所述第2面侧的端部的深度浅于以所述第1面为基准的所述第3柱区域及所述第4柱区域的深度；
p型的第5柱区域，与所述第3柱区域接触地设置在所述第3柱区域与所述栅极电极之间，并在与所述栅极电极之间夹着所述第1SiC区域，且p型的杂质浓度比所述第3柱区域低；
p型的第6柱区域，与所述第4柱区域接触地设置在所述第4柱区域与所述栅极电极之间，并在与所述栅极电极之间夹着所述第1SiC区域，且p型的杂质浓度比所述第4柱区域低；
n型的第1源极区域，设置在所述第1主体区域与所述第1面之间；以及
n型的第2源极区域，设置在所述第2主体区域与所述第1面之间。
12.根据权利要求11所述的半导体装置，其特征在于在所述第1SiC区域与所述第2面之间，还具备n型的杂质浓度比所述第1SiC区域低的n型的第2SiC区域。
13.根据权利要求12所述的半导体装置，其特征在于在所述第2SiC区域与所述第2面 之间，还具备n型的杂质浓度比所述第1SiC区域高的n型的第3SiC区域。
14.根据权利要求11所述的半导体装置，其特征在于以所述第1面为基准的所述第5柱区域及所述第6柱区域的深度深于以所述第1面为基准的所述栅极绝缘膜的所述第2面侧的端部的深度。
15.根据权利要求11所述的半导体装置，其特征在于所述第5柱区域与所述第6柱区域之间的距离短于所述第1柱区域与所述第2柱区域之间的距离。
16.根据权利要求11所述的半导体装置，其特征在于所述第1SiC区域的n型杂质浓度为5×1016cm-3以上5×1017cm-3以下。
17.根据权利要求12所述的半导体装置，其特征在于所述第2SiC区域的n型杂质浓度为4×1014cm-3以上6×1016cm-3以下。
18.根据权利要求11所述的半导体装置，其特征在于所述第1及第2柱区域的p型杂质浓度为1×1016cm-3以上1×1018cm-3以下。
19.根据权利要求11所述的半导体装置，其特征在于所述第3及第4柱区域的p型杂质浓度为1×1018cm-3以上5×1020cm-3以下。
20.根据权利要求11所述的半导体装置，其特征在于所述第5及第6柱区域的p型杂质浓度为1×1016cm-3以上1×1018cm-3以下。