半导体装置与半导体装置的栅极堆叠的制作方法与流程

本发明涉及半导体装置与半导体装置的栅极堆叠的制作方法，特别涉及垂直通道半导体装置。

背景技术：

半导体装置如金氧半场效晶体管(MOSFET)在过去数十年中，集成电路的速度、效能、密度、与每单位功能的成本均持续改进。垂直/水平通道装置的改良，有利于进一步缩小集成电路。

技术实现要素：

本公开一实施例提供的半导体装置包括通道区以及栅极堆叠。栅极堆叠包含栅极绝缘物、一对分隔的第一金属栅极层、与第二金属栅极层。栅极绝缘物沿着通道区的长度方向延伸。第一金属栅极层具有第一功函数，且自栅极绝缘物延伸。第二金属栅极层位于第一金属栅极层之间，具有第二功函数且自栅极绝缘物延伸。

本公开另一实施例提供半导体装置的栅极堆叠的制作方法。半导体装置包含一对间隔物以定义容置空间于间隔物之间。上述方法包括：将栅极绝缘物填入部份容置空间中；沉积金属栅极层于容置空间中；以及移除间隔物上的金属栅极层之间的第一金属栅极层。

本公开另一实施例提供的半导体装置的栅极堆叠的制作方法。半导体装置包含一对间隔物以定义容置空间于间隔物之间。此方法包括将栅极绝缘物填入部份容置空间中；沉积虚置栅极层于容置空间中；以及移除间隔物上的虚置栅极层之间的虚置栅极层。

本发明的半导体装置可沉积多种厚度的金属以调整晶体管的临界电压。采用不同临界电压(VTH1与VTH2)的两种金属，可将装置的临界电压调整于VTH1与VTH2之间。

附图说明

图1A、图1B、与图1C是某些实施例中，半导体装置的剖视图。

图2A、图2B、与图2C是某些实施例中，金属栅极中不同金属层所占的栅极长度比例，对应装置的临界电压等级的曲线图。

图3是某些实施例中，形成半导体装置的方块图。

图4是某些实施例中，半导体装置其制作方法的流程图。

图5A至图5F是某些实施例中，半导体装置于工艺阶段中的半导体结构剖视图。

图6是某些实施例中，具半导体装置其制作方法的流程图。

图7A至图7J是某些实施例中，半导体装置于工艺阶段中的半导体结构剖视图。

图8是某些实施例中，半导体装置其制作方法的流程图。

图9A至图9H是某些实施例中，半导体装置于工艺阶段中的半导体结构剖视图。

图10是某些实施例中，半导体结构的制作方法的流程图。

图11A至图11F是某些实施例中，半导体结构于工艺阶段中的半导体结构剖视图。

图12是某些实施例中，半导体装置其栅极堆叠的制作方法的流程图。

图13是某些实施例中，半导体装置其栅极堆叠的制作方法的流程图。

图14是某些实施例中，半导体装置的剖视图。

图15是某些实施例中，半导体装置其栅极堆叠的制作方法的流程图。

图16是某些实施例中，半导体装置于制作栅极堆叠的工艺阶段中的示意图。

图17是某些实施例中，图15的步骤1520的流程图。

图18是某些实施例中，半导体装置于制作栅极堆叠的工艺阶段中的示意图。

图19是某些实施例中，图17的步骤1720的流程图。

图20A与图20B是某些实施例中，半导体装置于制作栅极堆叠的工艺阶段中的示意图。

图21是某些实施例中，图17的步骤1720的流程图。

图22A与图22B是某些实施例中，半导体装置于制作栅极堆叠的工艺阶段中的示意图。

图23是某些实施例中，图15的步骤1520的流程图。

图24是某些实施例中，半导体装置于制作栅极堆叠的工艺阶段中的示意图。

图25是某些实施例中，图23的步骤2320的流程图。

图26A与图26B是某些实施例中，半导体装置于制作栅极堆叠的工艺阶段中的示意图。

图27是某些实施例中，图23的步骤2320的流程图。

图28A与图28B是某些实施例中，半导体装置于制作栅极堆叠的工艺阶段中的示意图。

图29A与图29B是某些实施例中，半导体装置于制作栅极堆叠的工艺阶段中的示意图。

图30是某些实施例中，半导体装置的剖视图。

图31是某些实施例中，半导体装置的剖视图。

其中， 附图标记说明如下：

D 间距

L_G 长度

T1、T2 厚度

VTH1、VTH12、VTH2 临界电压

WF1 第一功函数等级

WF2 第二功函数等级

10、30、40 VGAA装置

12、52、204、224、254、408、1410、1610、3010、3110 基板

14 介电层

16、20 垂直通道区

18 基板部份

22、212、232、252、413、1440、1840、2440、3040、3140 栅极绝缘物

24 栅极金属层

44 第一功函数部份

46 第二功函数部份

50 半导体装置

54 纳米线结构

56 栅极材料

58 栅极氧化物

60 第一栅极金属部份

62 第二栅极金属部份

64 绝缘材料

100、102、104、106、108、110、112、114、116、118、122、124、126、128、130、132、134、136、138、140、142、144、146、148、150、152、154、156、158、160、162、164、166、168、170、172、174、176、300、302、304、306、308、310、312、314、1210、1220、1230、1240、1310、1320、1330、1340、1510、1520、1710、1720、1730、2310、2320、2330、2340、2350、2710、2720 步骤

202、222、252、410、412 垂直通道结构

206、226、256 氧化物区

208、228、258、1420、1620 鳍状物

210、230、260 氮化物硬掩模

214、234、264、400、414 第一金属层

216、220、236、240、266、272、402、420 氧化物

218、238、270、418 第二金属层

221、235、271、419、421 金属栅极

242、268、1430、1630、3030、3130 间隔物

244 低电阻金属

266 栅极隔离物

404 第一装置

406 第二装置

415 第三栅极部份

416 掩模

417 第四栅极部份

1200、1300、1500 方法

1400、3000、3100 半导体装置

1490、1690、3190 通道区

1450、1460、2050、2250、2960、3050、3060、3150、3160 金属栅极层

2670、2870 虚置栅极层

3180 源极与漏极区

具体实施方式

下述内容提供的不同实施例可实施本发明的不同结构。特定构件与排列的实施例是用以简化本发明而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本发明的多种实例将重复标号及/或符号以简化并清楚说明。不同实施例中具有相同标号的元件并不必然具有相同的对应关系及/或排列。

此外，空间性的相对用语如「下方」、「其下」、「较下方」、「上方」、「较上方」、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。

图1A是一实施例中，VGGA(垂直环绕式栅极)装置10的通道区的剖视图。此例的VGAA装置10包含基板12、位于基板12上的介电层14如氧化硅、以及垂直通道区16。垂直通道区16包含基板部份18与垂直通道区20。在此例中，垂直通道区20的形成方法采用纳米线技术。此例的VGAA装置10亦包含栅极绝缘物22如高介电常数介电的栅极绝缘物，以及具有长度L_G的栅极金属层24。栅极金属层24具有第一功函数等级WF1。栅极金属层24的功函数等级WF1，将影响VGAA装置10的临界电压等级。

图1B是另一实施例的VGAA装置30的通道区的剖视图。此例的VGAA装置30与图1A中的VGAA装置10类似，亦包含基板12、位于基板12上的介电层14如氧化硅，垂直通道区16，以及栅极绝缘物22。垂直通道区16 包含基板部份18与垂直通道区20。此例的VGAA装置30包含栅极金属层32，其亦具有长度L_G，以及第二功函数等级WF2(与第一功函数等级WF1不同)。金属栅极层32的第二功函数等级WF2，使VGAA装置30的临界电压不同于VGAA装置10的临界电压。

图1C是另一实施例的VGAA装置40的通道区的剖视图。此例的VGAA装置40与图1A中的VGAA装置10及图1B中的VGAA装置30类似。此例的VGAA装置40亦包含基板12、介电层14如氧化硅，垂直通道区16，以及栅极绝缘物22。垂直通道区16包含基板部份18与垂直通道区20。此例的VGAA装置40包含栅极金属层42，其亦具有长度L_G，并具有第一功函数(WF1)部份44及第二功函数(WF2)部份46。金属栅极层42中第一功函数(WF1)部份44与第二功函数(WF2)部份46的组合，可让VGAA装置40的临界电压等级介于VGAA装置10的临界电压等级与VGAA装置30的临界电压等级之间。

若VGAA装置10、30、与40为n型通道晶体管，其临界电压(VTH)随着金属功函数增加而变大。若第二功函数等级WF2大于第一功函数等级WF1，则具有第二功函数等级WF2的装置的临界电压VTH2大于具有第一功函数等级WF1的装置的临界电压VTH1，如图2A所示。同样在图2A中，具有第一功函数等级/第二功函数等级(WF1/WF2)堆叠且具有栅极长度L_G的装置，其临界电压VTH12介于临界电压VTH1与临界电压VTH2之间。图2B显示第二功函数等级WF2的金属厚度增加，且第一功函数等级WF1的金属厚度缩小使两者总合的长度L_G一样(L_G＝WF1厚度+WF2厚度)，则装置的临界电压自VTH1单调递增至VTH2。

图2C的曲线图显示第一功函数等级WF1的金属与第二功函数等级WF2的金属所占的栅极长度百分比，可设置装置的临界电压介于VTH1与VTH2之间。若x定义为第二功函数等级WF2的金属占栅极长度的百分比，则第二功函数等级WF2的金属的厚度等于xL_G，而第一功函数等级WF1的金属的厚度等于(1-x)L_G。若x＝0，则栅极百分的百由第一功函数等级WF1的金属组成，且其临界电压为VTH1。若x＝1，则栅极百分之百由第二功函数等级WF2的金属组成，且其临界电压为VTH2。若0<x<1，则栅极的临界电压介于VTH1与VTH2之间。

图3是一实施例中，采用纳米线技术形成的半导体装置50的方块图。半导体装置50制作于基板52上。在此例中，基板52包含基体基板，但亦可采用其他基板结构如绝缘层上硅(SOI)。在某些实施例中，基体基板可包含半导体元素如结晶、多晶、或非晶结构的硅或锗；半导体化合物如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、或锑化铟；半导体合金如硅锗、硅锗锡、锗锡、磷化镓砷、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟、或砷磷化镓铟；其他合适材料；只有在纳米线型态成为半导体的半导体元素如铋或锡；或上述的组合。某些实施例的基体基板可包含p型材料，而其他实施例的基体基板可包含n型材料。基板52可包含隔离区、掺杂区、及/或其他结构。

此例的半导体装置50亦包含源极区(未图示)于基板52中、一或多个纳米线结构54、以及具有长度L_G的栅极材料56。栅极材料56位于基板上并包围纳米线结构54的中间部份。此例的纳米线结构54的方向垂直，并自源极区向上延伸。在其他例子中，纳米线结构可朝其他方向(如水平方向)延伸。此外，虽然此例的纳米线于图式中具有圆形的截面形状，但其他例的纳米线的截面形状可为圆形、方形、矩形、三角形、梯形、或其他形状。此例的纳米线结构54包含半导体材料如硅，其可用于形成源极区与漏极区(未图示)之间的通道区。此例的漏极区与源极区分别位于纳米线结构54的相反两端。栅极氧化物58亦包围纳米线结构54，并夹设于栅极材料56及纳米线结构54之间。此例的栅极材料56包含第一栅极金属部份60与第二栅极金属部份62。第一栅极金属部份60具有第一功函数等级与第一厚度，而第二栅极金属部份62具有第二功函数等级与第二厚度。此例的半导体装置50亦包含绝缘材料(ILD)64于基板52上，且绝缘材料64包围纳米线结构54。

图4是一实施例中，具有不同功函数等级的多重栅极部份的半导体装置其制作方法的流程图。步骤100形成自基板延伸的垂直通道结构，作为源极区与漏极区之间的通道。垂直通道结构可包含多种结构，比如蚀刻基板形成的鳍状物(步骤102)，及/或成长于基板上的纳米线(步骤104)。图5A显示一实施例中，经由氮化物硬掩模210蚀刻鳍状物208后，形成垂直通道结构202于具有氧化物区206的基板204上的半导体结构剖视图。上述硬掩模亦可采用其他硬掩模材料如氮化硅碳(SiCN)。

回到图4，在形成垂直通道结构后，沉积绝缘物于氧化物区上，且绝缘 物围绕垂直通道结构(步骤106)。图5B显示一实施例中，沉积栅极绝缘物212于氧化物区206上以围绕垂直通道结构202的半导体结构剖视图。

回到图4，在沉积栅极绝缘物后，提供第一金属栅极层(步骤108)。提供第一金属栅极层的步骤可包括在沉积第一金属层后沉积氧化物层，接着可进行化学机械研磨(CMP)步骤(步骤110)。上述第一金属层具有第一功函数等级。接着可蚀刻第一金属层与氧化物层，而保留的第一金属层具有第一厚度等级(步骤112)。图5C是一实施例中，沉积第一金属层214与氧化物216之后的半导体结构剖视图。图5D是一实施例中，蚀刻第一金属层214与氧化物后的半导体结构剖视图，而保留的第一金属层214具有第一厚度等级。

回到图4，在提供第一金属栅极层后，提供第二金属栅极层(步骤114)。提供第二金属栅极层的步骤可包括沉积第二金属层后沉积氧化物层，接着进行化学机械研磨(CMP)步骤(步骤116)。上述第二金属层具有第二功函数等级。接着可蚀刻第二金属层与氧化物层，而保留的第二金属层具有第二厚度等级(步骤118)。第一厚度等级与第二厚度等级可选择使金属栅极具有所需的栅极长度。图5E是一实施例中，沉积第二金属层218与氧化物220之后的半导体结构剖视图。

图5F是一实施例中，蚀刻第二金属层218与氧化物层220之后的半导体结构剖视图，而保留的第二金属层218具有第二厚度等级。如图所示，半导体结构包含自基板204延伸的垂直通道结构202，其可形成源极区与漏极区之间的通道。半导体结构更包含金属栅极221包围部份的垂直通道结构202。金属栅极221具有栅极长度。金属栅极221具有第一栅极部份如第一金属层214，其具有第一功函数等级WF1与第一厚度等级。金属栅极221亦具有第二栅极部份如第二金属层218，其具有第二功函数等级WF2与第二厚度等级。第一厚度等级可与第二等级厚度不同，且第一厚度等级与第二厚度等级的总合等于栅极长度。用于栅极长度的第一厚度等级与第二厚度等级的比例，可选择以达用于半导体装置的特定临界电压等级。

图6是另一实施例中，具有不同功函数等级的多重栅极部份的半导体装置其制作方法的流程图。步骤122形成自基板延伸的垂直通道结构，作为源极区与漏极区之间的通道。垂直通道结构可包含多种结构如蚀刻基板形成的鳍状物(步骤124)，及/或成长于基板上的纳米线(步骤126)。图7A显示一实 施例中，经由氮化物硬掩模230蚀刻鳍状物228后，形成垂直通道结构222于具有氧化物区226的基板224上的半导体结构剖视图。上述硬掩模亦可采用其他硬掩模材料如氮化硅碳(SiCN)。

回到图6，在形成垂直通道结构后，沉积栅极绝缘物于氧化物区上，且栅极绝缘物包围垂直通道结构(步骤128)。图7B是一实施例中，沉积栅极绝缘物232于氧化物区226上之后的半导体结构剖视图，且栅极绝缘物232围绕垂直通道结构222。

回到图6，在沉积栅极绝缘物后，提供第一金属栅极层(步骤130)。提供第一金属栅极层的步骤可包括沉积第一金属层后沉积氧化物层，之后进行化学机械研磨(CMP)步骤(步骤132)。上述第一金属层具有第一功函数等级。接着可蚀刻第一金属层与氧化物层，使保留的第一金属层具有第一厚度等级(步骤134)。图7C是一实施例中，沉积第一金属层234与氧化物236后的半导体结构剖视图。图7D是一实施例中，蚀刻第一金属层234与氧化物后的半导体结构剖视图，且保留的第一金属层具有第一厚度等级。

回到图6，在提供第一金属栅极层后，提供第二金属栅极层(步骤136)。提供第二金属栅极层的步骤可包括沉积第二金属层后沉积氧化物层，之后再进行化学机械研磨(CMP)步骤(步骤138)。上述第二金属层具有第二功函数等级。接着可蚀刻第二金属层与氧化物层，使保留的第二金属层具有第二厚度等级(步骤140)。第一厚度等级与第二厚度等级可选择使金属栅极具有所需的栅极长度。图7E是一实施例中，沉积第二金属层238与氧化物240之后的半导体结构剖视图。图7F是一实施例中，蚀刻第二金属层238与氧化物层240之后的半导体结构剖视图，而保留的第二金属层238具有第二厚度等级。

回到图6，提供低电阻金属层以围绕第一功函数金属层与第二功函数金属层(步骤142)。此步骤包括形成间隔物与回蚀刻第一功函数金属层与第二功函数金属层的堆叠(步骤144)。接着，可沉积低电阻金属如钨或铝(步骤146)。低电阻金属可回蚀刻至所需高度(步骤148)。最后可视情况移除间隔物(步骤150)。

图7G是一实施例中，形成间隔物242与回蚀刻第一金属层234与第二金属层238之后的半导体结构剖视图。图7H是一实施例中，沉积低电阻金 属244如钨或铝之后的半导体结构剖视图。图7I是一实施例中，回蚀刻低电阻金属244至所需高度之后的半导体结构剖视图。

图7J是一实施例中，移除间隔物之后的半导体结构剖视图。如图所示，半导体结构包含自基板224延伸的垂直通道结构222，其形成源极区与漏极区之间的通道。半导体结构亦包含金属栅极235，其包围部份的垂直通道结构。金属栅极235具有栅极长度。金属栅极235具有第一栅极部份如第一金属层234，其具有第一功函数等级WF1与第一厚度等级。金属栅极235亦具有第二栅极部份如第二金属层238，其具有第二功函数等级WF2与第二厚度等级。第一厚度等级可与第二等级厚度不同，且第一厚度等级与第二厚度等级的总合等于栅极长度。用于栅极长度的第一厚度等级与第二厚度等级的比例，可选择以达用于半导体装置的特定临界电压等级。金属栅极235更包含低电阻金属244包围第一金属层234与第二金属层238。

图8是另一实施例中，具有不同功函数等级的多重栅极部份的半导体装置其制作方法的流程图。步骤152形成自基板延伸的垂直通道结构，作为源极区与漏极区之间的通道。垂直通道结构可包含多种结构如蚀刻基板形成的鳍状物(步骤154)，及/或成长于基板上的纳米线(步骤156)。图9A显示一实施例中，经由氮化物硬掩模260蚀刻鳍状物258后，形成垂直通道结构252于具有氧化物区256的基板254上的半导体结构剖视图。上述硬掩模亦可采用其他硬掩模材料如氮化硅碳(SiCN)。

回到图8，在形成垂直通道结构后，沉积栅极绝缘物于氧化物区上，且栅极绝缘物包围垂直通道结构(步骤158)。图9B是一实施例中，沉积栅极绝缘物252于氧化物区256上之后的半导体结构剖视图，且栅极绝缘物252围绕垂直通道结构252。

回到图8，在沉积栅极绝缘物后，提供第一金属栅极层(步骤160)。提供第一金属栅极层的步骤可包括沉积第一金属层后沉积氧化物层，之后进行化学机械研磨(CMP)步骤(步骤162)。上述第一金属层具有第一功函数等级。接着可蚀刻第一金属层与氧化物层，使保留的第一金属层具有第一厚度等级(步骤164)。图9C是一实施例中，沉积第一金属层264与氧化物266后的半导体结构剖视图。图9D是一实施例中，蚀刻第一金属层264与氧化物266后的半导体结构剖视图，且保留的第一金属层264具有第一厚度等级。

回到图8，可提供栅极隔离物于第一功函数金属层与第二功函数金属层之间(步骤166)。此步骤包含沉积栅极隔离物于第一金属层上，以及形成间隔物于部份栅极隔离物上(步骤168)。之后移除间隔物下的栅极隔离物，并移除间隔物(步骤170)。图9E是一实施例中，沉积栅极隔离物266于第一金属层264上，并形成间隔物268于部份栅极隔离物266上之后的半导体结构剖视图。图9F是一实施例中，移除不与间隔物相邻的栅极隔离物266，并移除间隔物之后的半导体结构剖视图。

回到图8，在提供额外的栅极绝缘物后，提供第二金属栅极层(步骤172)。提供第二金属栅极层的步骤可包括沉积第二金属层后沉积氧化物层，之后再进行化学机械研磨(CMP)步骤(步骤174)。上述第二金属层具有第二功函数等级。接着可蚀刻第二金属层与氧化物层，使保留的第二金属层具有第二厚度等级(步骤176)。第一厚度等级与第二厚度等级可选择使金属栅极具有所需的栅极长度。图9G是一实施例中，沉积第二金属层270与氧化物272之后的半导体结构剖视图。

图9H是一实施例中，蚀刻第二金属层270与氧化物层272之后的半导体结构剖视图，而保留的第二金属层270具有第二厚度等级。如图所示，半导体结构包含自基板254延伸的垂直通道结构252，其可形成源极区与漏极区之间的通道。半导体结构更包含金属栅极271包围部份的垂直通道结构252。金属栅极271具有栅极长度。金属栅极271具有第一栅极部份如第一金属层264，其具有第一功函数等级WF1与第一厚度等级。金属栅极271亦具有第二栅极部份如第二金属层270，其具有第二功函数等级WF2与第二厚度等级。第一厚度等级可与第二等级厚度不同，且第一厚度等级与第二厚度等级的总合等于栅极长度。用于栅极长度的第一厚度等级与第二厚度等级的比例，可选择以达用于半导体装置的特定临界电压等级。部份第一金属栅极部份(如第一金属层264)与部份第二金属栅极部份(如第二金属层270)之间隔有栅极隔离物266如氧化物。

图10是一实施例中，半导体结构的制作方法的流程图，其包含两个装置，各自具有不同功函数等级的多重栅极部份。步骤300形成自基板延伸的垂直通道结构，作为源极区与漏极区之间的通道。接着沉积栅极绝缘物于氧化物区上，且栅极绝缘物围绕用于每一装置的垂直通道结构(步骤302)。在 沉积栅极绝缘物后，提供用于每一装置的第一金属层(步骤304)。提供第一金属层的步骤可包括沉积第一金属层后沉积氧化物层，之后再进行化学机械研磨(CMP)步骤。上述第一金属层具有第一功函数等级。

图11A是一实施例中，沉积第一金属层400与氧化物402于结构(包含第一装置404与第二装置406)上之后的半导体结构剖视图。第一装置404与第二装置406共用基板408，各自具有垂直通道结构410与412，且各自具有栅极绝缘物413包围其垂直通道结构410与412。

回到图10，接着可蚀刻第一金属层与氧化物(步骤306)。此例的蚀刻步骤关于蚀刻第一金属层与氧化物层使保留的第一金属层具有第一厚度等级，及提供掩模于某一装置上。图11B是一实施例中，蚀刻第一金属层400至第一厚度等级如第一金属层414，并提供掩模416于某一装置上之后的半导体结构剖视图。掩模某一装置的步骤可为微影及光阻步骤。掩模步骤亦可为施加硬掩模于某一装置上。

回到图10，在掩模某一装置后，可进一步蚀刻另一装置的第一金属栅极层至第二厚度等级(步骤308)。图11C是一实施例中，蚀刻第一金属层414至第二厚度等级之后的半导体结构剖视图，其中第二厚度等级小于第一厚度等级。

回到图10，可自具有掩模的装置移除掩模。在移除掩模后，可沉积第二金属层与氧化物于两个装置上，接着进行CMP(步骤310)。图11D是一实施例中，沉积第二金属层418与氧化物420之后的半导体结构剖视图。

回到图10，可回蚀刻氧化物，直到移除具有最厚的第一金属层的装置上的第二金属层上的氧化物为止(步骤312)。图11E是一实施例中，蚀刻氧化物420直到移除装置406(具有最厚的第一金属层414)的第二金属层418上的氧化物为止的半导体结构剖视图。

回到图10，可蚀刻第二金属层使两个装置具有相同栅极长度(步骤314)。图11F是一实施例中，蚀刻第二金属层418使两个装置404及406具有相同栅极长度之后的半导体结构剖视图。

如图所示，半导体结构包含自基板408延伸的垂直通道结构410，其可形成源极区与漏极区之间的通道。半导体结构更包含金属栅极419包围部份的垂直通道结构410。金属栅极419具有栅极长度。金属栅极419具有第一 栅极部份如第一金属层414，其具有第一功函数等级WF1与第一厚度等级。金属栅极419亦具有第二栅极部份如第二金属层418，其具有第二功函数等级WF2与第二厚度等级。第一厚度等级可与第二等级厚度不同，且第一厚度等级与第二厚度等级的总合等于栅极长度。用于栅极长度的第一厚度等级与第二厚度等级的比例，可选择以达用于半导体装置的特定临界电压等级。半导体结构亦包含自基板408延伸的垂直通道结构412，其可形成源极区与漏极区之间的通道。半导体结构亦包含金属栅极421包围部份的垂直通道结构412。金属栅极421具有栅极长度。金属栅极421具有第三栅极部份415，其具有第一功函数等级WF1与第三厚度等级。金属栅极419亦具有第四栅极部份417，其具有第二功函数等级WF2与第四厚度等级。第三厚度等级可与第四等级厚度不同，且第三厚度等级与第四厚度等级的总合等于栅极长度。用于栅极长度的第三厚度等级与第四厚度等级的比例，可选择以达用于包含第二垂直通道结构412与金属栅极421的半导体装置的特定临界电压等级。

上述半导体结构可具有不同临界电压等级的多重装置(如晶体管)。所有装置可具有相同的栅极长度，但一装置与其他装置的第一金属栅极层厚度不同。同样地，一装置与其他装置的第二金属栅极层厚度不同。通过小心选择装置中多种栅极的相对厚度，可在相同基板上制作不同临界电压的装置。

图12是某些实施例中，制作半导体装置的栅极堆叠的方法1200其流程图。方法1200开始于步骤1210，提供半导体装置(如图16的半导体装置)。半导体装置包含一对间隔物(如图16的间隔物1630)，以定义容置空间于两者之间。步骤1220接着将栅极绝缘物(如图18之栅极绝缘物1840或图24之栅极绝缘物2440)填入部份容置空间。步骤1230接着沉积金属栅极层(如图20A之金属栅极层2050或图22A之金属栅极层2250)于容置空间中。步骤1240接着移除间隔物上的金属栅极层之间的金属栅极层，以露出间隔物上之金属栅极层之间的栅极绝缘物。

图13是某些实施例中，制作半导体装置之栅极堆叠的方法1300其流程图。方法1300开始于步骤1310，提供半导体装置(如图16之半导体装置)。半导体装置包含一对间隔物(如图16的间隔物1630)，以定义容置空间于两者之间。步骤1320接着将栅极绝缘物(如图18的栅极绝缘物1840或图24 的栅极绝缘物2440)填入部份容置空间。步骤1330接着沉积虚置栅极层(如图26A的虚置栅极层2670或图28A的虚置栅极层2870)于容置空间中。步骤1340接着以干蚀刻或湿蚀刻移除间隔物上的虚置栅极层之间的虚置栅极层，以露出间隔物上的虚置栅极层之间的栅极绝缘物。

图14是某些实施例中，半导体装置1400的剖视图。半导体装置1400包含基板1410、鳍状物1420、一对间隔物1430、与栅极堆叠。鳍状物1420自基板1410延伸并沿着长度方向延伸，其包含一对源极与漏极区(未图示)以及与源极区及漏极区内连线的通道区1490。在某些实施例中，源极与漏极区位于鳍状物1420中。在其他实施例中，源极与漏极区自鳍状物1420上延伸至鳍状物1420中。间隔物1430通常互相平行，延伸穿过鳍状物1420，并与通道区1490交会，以定义容置空间于间隔物1430之间。

栅极堆叠包含栅极绝缘物1440、一对金属栅极层1450、与金属栅极层1460。栅极绝缘物1440填入部份的容置空间中，并延着通道区1490的长度方向延伸并围绕通道区1490。在此实施例中，金属栅极层1450与1460的堆叠方向通常平行于流过通道区1490的电流方向。上述结构可让用于半导体装置1400的临界电压的范围更宽。特别的是，金属栅极层1450亦填入部份的容置空间，其具有第一功函数且分别位于间隔物1430上。金属栅极层1450且自栅极绝缘物1440延伸，并围绕接触栅极绝缘物1440。金属栅极层1460实质上填满容置空间，其具有第二功函数(不同于第一功函数)且位于金属栅极层1450之间。金属栅极层1460且自栅极绝缘物1440延伸，并围绕接触栅极绝缘物1440。在此实施例中，两个金属栅极层1450具有实质上相同的厚度T1。在某些实施例中，金属栅极层1460的厚度T2与厚度T1实质上相同，因此金属栅极层1460覆盖约33.3％的栅极长度L_G。在其他实施例中，厚度T2大于厚度T1(比如金属栅极层1460覆盖约50％的栅极长度L_G)，或者厚度T2小于厚度T1(比如金属栅极层1460覆盖约25％的栅极长度L_G)。此外，此实施例中厚度T2与两倍的厚度T1的总合，与栅极长度L_G(比如小于约20nm)实质上相同。

在图2A中，若半导体装置1400的临界电压随着金属栅极层的功函数增加，且第二功函数WF2大于第一功函数WF1，则只包含金属栅极层1460的装置的临界电压(VTH2)高于只包含金属栅极层1450的装置的临界电压 (VTH1)。同样在图2A中，包含金属栅极层1450与1460的堆叠的半导体装置1400其临界电压VTH12将介于临界电压VTH1与VTH2之间。

如图2B所示，在固定栅极长度(L_G)的情况下，增加厚度T2即降低厚度T1(即L_G＝2T1+T2)，半导体装置1400的临界电压VTH12将随着厚度T2增加，由临界电压VTH1朝临界电压VTH2线性增加。

如图2C所示，若将金属栅极层1460覆盖的栅极长度(LG)的百分比定义为x，则T2＝xL_G，且T1＝(1-x)L_G/2。若x＝0，则栅极堆叠全部由金属栅极层1450所组成，其临界电压为VTH1。若x＝1，则栅极堆叠全部由金属栅极层1460所组成，其临界电压为VTH2。若0<x<1，则临界电压VTH12介于临界电压VTH1与VTH2之间。

图15是某些实施例中，制作图14的半导体装置1400的栅极堆叠的方法1500其流程图。图16是某些实施例中，半导体装置1400于制作栅极堆叠的工艺阶段中的示意图。举例来说，步骤1510提供半导体装置。如图16所示，半导体装置包含基板1610、鳍状物1620、与一对间隔物1630。鳍状物1620自基板1610延伸并沿着长度方向延伸，其包含一对源极与漏极区(未图示)以及与源极区及漏极区内连线的通道区1690。在某些实施例中，源极与漏极区位于鳍状物1620中。在其他实施例中，源极与漏极区自鳍状物1620上延伸至鳍状物1620中。间隔物1630通常互相平行，延伸穿过鳍状物1620，并与通道区1690交会，以定义容置空间于间隔物1630之间。间隔渡1630的材料包含但不限于氮化硅或某些其他材料，比如电浆增强式氧化物(PEOX)或四乙氧硅烷(TEOS)氧化物。

在某些实施例中，步骤1510包含提供基板1610；形成一对沟槽于基板1610中，以形成鳍状物1620；掺杂源极与漏极区；沉积多晶栅极层延伸穿过鳍状物1620与围绕通道区1690；分别提供间隔物于多晶栅极层的侧壁上；以及移除多晶栅极层。

回到图15，在步骤1510提供半导体装置后，步骤1520形成栅极堆叠于容置空间中如下述内容。

图17是某些实施例中，图15的步骤1520的流程图。图18是某些实施例中，半导体装置1400于制作栅极堆叠的工艺阶段中的示意图。在步骤1710中，将栅极绝缘物1840填入(比如沉积)部份容置空间中。栅极绝缘物1840 的材料包含但不限于氧化硅、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆、钛酸钡锶、或某些其他高介电常数的介电材料。栅极绝缘物1840沿着通道区1690的长度方向延伸，并围绕通道区1690，如图18所示。在某些实施例中，栅极绝缘物1840沉积于容置空间中的厚度小于或等于约4nm。

回到图17，在步骤1710将栅极绝缘物填入部份容置空间中后，步骤1720将一对分隔且具有第一功函数的金属栅极层填入部份容置空间中。

图19是某些实施例中，图17的步骤1720的流程图。图20A与图20B是某些实施例中，半导体装置1400于制作栅极堆叠的工艺阶段中的示意图。在步骤1910中，毯覆性地沉积具有第一功函数的金属栅极层2050，以实质上填入容置空间。在某些实施例中，在步骤1910后进行CMP步骤。如图20A所示，金属栅极层2050自栅极绝缘物1840延伸，并围绕接触栅极绝缘物1840。接着进行图19的步骤1920，移除间隔物1630上的金属栅极层2050之间的金属栅极层2050，以露出间隔物1630上的金属栅极层2050之间的栅极绝缘物1840。如图20B所示，间隔物1630上的金属栅极层2050具有实质上相同的厚度T1，且具有间距D于金属栅极层2050之间。在某些实施例中，间距D与厚度T1实质上相同。在其他实施例中，间距D与厚度T1不同，比如间距D小于或大于厚度T1。

图21是某些实施例中，图17的步骤1720的流程图。图22A与图22B是某些实施例中，半导体装置1400于制作栅极堆叠的工艺阶段中的示意图。在步骤2110中，进一步填入部份的容置空间，比如顺应性地沉积具有第一功函数的金属栅极层2250，且沉积方法可为原子层沉积(ALD)。如图22A所示，金属栅极层2250自栅极绝缘物1840延伸，且围绕并接触栅极绝缘物1840。同样在图22A中，间隔物1630上的金属栅极层2250，与间隔物1630上的金属栅极层2050之间的金属栅极层2250具有相同的厚度T1。之后如图21的步骤2120所示，移除间隔物1630上的金属栅极层2250之间的金属栅极层2250，以露出间隔物1630上的金属栅极层2250之间的栅极绝缘物1840。如图22B所示，间隔物1630上的金属栅极层2250之间具有间距D。在某些实施例中，间距D与厚度T1实质上相同。在其他实施例中，间距D与厚度T1不同，比如间距D大于或小于厚度T1。

如图17所示，在步骤1720后部份容置空间中填入具有第一功函数的金 属栅极层。步骤1730将具有第二功函数的金属栅极层实质上填满容置空间，且此金属栅极层自栅极绝缘物1840延伸并围绕接触栅极绝缘物1840。在某些实施例中，接着进行CMP步骤以形成图14的半导体装置1400。

图23是某些实施例中，图15的步骤1520的流程图。图24是某些实施例中，半导体装置1400于制作栅极堆叠的工艺阶段中的示意图。在步骤2310中，将栅极绝缘物2440填入部份容置空间中，且填入方法可为沉积法。栅极绝缘物2440的材料包含但不限于氧化硅、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆、钛酸钡锶、或某些其他高介电常数的介电材料。栅极绝缘物2440沿着通道区1690的长度方向延伸，并围绕通道区1690，如图24所示。在某些实施例中，栅极绝缘物2440沉积于容置空间中的厚度小于或等于约4nm。

回到图23，在步骤2310将栅极绝缘物2440填入部份容置空间中后，步骤2320将一对分隔的虚置栅极层填入部份容置空间中。

图25是某些实施例中，图23的步骤2320的流程图。图26A与图26B是某些实施例中，半导体装置1400于制作栅极堆叠的工艺阶段中的示意图。在步骤2510中，毯覆性地沉积虚置栅极层2670，以实质上填入容置空间。虚置栅极层2670的材料包含但不限于氧化硅、PEOX、氧化锗、高分子、光阻、与蚀刻速率高于栅极绝缘物2440的蚀刻速率的某些其他材料。在某些实施例中，在步骤2510后进行CMP步骤。如图26A所示，虚置栅极层2670自栅极绝缘物2440延伸，并围绕接触栅极绝缘物2440。接着进行图25的步骤2520，干蚀刻或湿蚀刻移除间隔物1630上的虚置栅极层2670之间的虚置栅极层2670，以露出间隔物1630上的虚置栅极层2670之间的栅极绝缘物2440。如图26B所示，间隔物1630上的虚置栅极层2670具有实质上相同的厚度T1，且具有间距D于虚置栅极层2670之间。在某些实施例中，间距D与厚度T1实质上相同。在其他实施例中，间距D与厚度T1不同，比如间距D小于或大于厚度T1。

图27是某些实施例中，图23的步骤2320的流程图。图28A与图28B是某些实施例中，半导体装置1400于制作栅极堆叠的工艺阶段中的示意图。在步骤2710中，进一步填入部份的容置空间，比如顺应性地沉积虚置栅极层2870，且沉积方法可为原子层沉积(ALD)。虚置栅极层2870的材料包含 但不限于氧化硅、PEOX、氧化锗、高分子、光阻、与蚀刻速率高于栅极绝缘物2440的蚀刻速率的某些其他材料。如图28A所示，虚置栅极层2870自栅极绝缘物2440延伸，且围绕并接触栅极绝缘物2440。同样在图28A中，间隔物1630上的虚置栅极层2870，与间隔物1630上的虚置栅极层2870之间的虚置栅极层2870具有相同的厚度T1。之后如图27的步骤2720所示，湿蚀刻或干蚀刻移除间隔物1630上的虚置栅极层2870之间的虚置栅极层2870，以露出间隔物1630上的虚置栅极层2870之间的栅极绝缘物2440。如图28B所示，间隔物1630上的虚置栅极层2870之间具有间距D。在某些实施例中，间距D与厚度T1实质上相同。在其他实施例中，间距D与厚度T1不同，比如间距D大于或小于厚度T1。

图29A与图29B是某些实施例中，半导体装置1400于制作栅极堆叠的工艺阶段中的示意图。回到图23，在步骤2320后，虚置栅极层填入部份容置空间如图29A所示。步骤2330将具有第二功函数的金属栅极层2960实质上填满容置空间。金属栅极层2960自栅极绝缘物2440延伸，并围绕接触栅极绝缘物2440。在某些实施例中，接着进行CMP步骤。同样如图29A所示，金属栅极层2960具有厚度T2。

回到图23，在步骤2330后，容置空间实质上填满具有第二功函数的金属栅极层2960。步骤2340湿蚀刻或干蚀刻间隔物1630上的虚置栅极层2870，以露出间隔物1630与金属栅极层2960之间的栅极绝缘物，如图29B所示。之后回到图23，在某些实施例进行CMP步骤后，步骤2350将具有第一功函数(不同于第二功函数)的金属栅极层实质上填满容置空间，且此金属栅极层自栅极绝缘物2440延伸并围绕接触栅极绝缘物2440。上述步骤形成图14所示的半导体装置1400。

图30是某些实施例中，半导体装置3000的剖视图。半导体装置3000包含基板3010、一对源极与漏极区(未图示)、通道区(未图示)、一对间隔物3030、与栅极堆叠。通道区位于基板3010中，并与源极与漏极区内连线。在某些实施例中，源极与漏极区位于基板3010中。在其他实施例中，源极与漏极区自基板3010上延伸至基板3010中。间隔物3030通常互相平行，自基板3010延伸并与通道区的长度方向交会，以定义容置空间于间隔物3030之间。

栅极堆叠包含栅极绝缘物3040、一对金属栅极层3050、与金属栅极层3060。栅极绝缘物3040填入部份的容置空间中，自基板3010延伸并延着通道区的长度方向延伸。在此实施例中，金属栅极层3050与3060的堆叠方向通常平行于流过通道区的电流方向。上述结构可让用于半导体装置3000的临界电压的范围更宽。特别的是，金属栅极层3050亦填入部份的容置空间，其具有第一功函数且分别位于间隔物3030上。金属栅极层3050自栅极绝缘物3040延伸，并围绕接触栅极绝缘物3040。金属栅极层3060实质上填满容置空间，其具有第二功函数(不同于第一功函数)且位于金属栅极层3050之间。金属栅极层3060且自栅极绝缘物3040延伸，并围绕接触栅极绝缘物3040。在此实施例中，两个金属栅极层3050具有实质上相同的厚度T1。在某些实施例中，金属栅极层3060的厚度T2与厚度T1实质上相同，因此金属栅极层3060覆盖约33.3％的栅极长度L_G。在其他实施例中，厚度T2大于厚度T1(比如金属栅极层3060覆盖约50％的栅极长度L_G)，或者厚度T2小于厚度T1(比如金属栅极层3060覆盖约25％的栅极长度L_G)。此外，此实施例中厚度T2与两倍的厚度T1的总合，与栅极长度L_G(比如小于约20nm)实质上相同。由于半导体装置3000的栅极堆叠的制作方式与前述类似，在此不赘述重复内容。

图31是某些实施例中，半导体装置3100的剖视图。半导体装置3100包含基板3110、一对源极与漏极区3180、通道区3190、一对间隔物3130、与栅极堆叠。源极与漏极区3180自基板3110延伸。通道区3190悬吊于基板3110上，并与源极与漏极区3180内连线。间隔物3130通常互相平行，围绕通道区3190，并定义容置空间于间隔物3130之间。

栅极堆叠包含栅极绝缘物3140、一对金属栅极层3150、与金属栅极层3160。栅极绝缘物3140填入部份的容置空间中，延着通道区3190的长度方向延伸并围绕通道区3190。在此实施例中，金属栅极层3150与3160的堆叠方向通常平行于流过通道区3190的电流方向。上述结构可让用于半导体装置3100的临界电压的范围更宽。特别的是，金属栅极层3150亦填入部份的容置空间，其具有第一功函数且分别位于间隔物3130上。金属栅极层3150自栅极绝缘物3140延伸，并围绕接触栅极绝缘物3140。金属栅极层3160实质上填满容置空间，其具有第二功函数(不同于第一功函数)且位于金属栅极 层3150之间。金属栅极层3160且自栅极绝缘物3140延伸，并围绕接触栅极绝缘物3140。在此实施例中，两个金属栅极层3150具有实质上相同的厚度T1。在某些实施例中，金属栅极层3160的厚度T2与厚度T1实质上相同，因此金属栅极层3160覆盖约33.3％的栅极长度L_G。在其他实施例中，厚度T2大于厚度T1(比如金属栅极层3160覆盖约50％的栅极长度L_G)，或者厚度T2小于厚度T1(比如金属栅极层3160覆盖约25％的栅极长度L_G)。此外，此实施例中厚度T2与两倍的厚度T1的总合，与栅极长度L_G(比如小于约20nm)实质上相同。由于半导体装置3100的栅极堆叠的制作方式与前述类似，在此不赘述重复内容。

通过上述技术，可沉积多种厚度的金属以调整晶体管的临界电压。采用不同临界电压(VTH1与VTH2)的两种金属，可将装置的临界电压调整于VTH1与VTH2之间。

一实施例提供的半导体装置包括通道区以及栅极堆叠。栅极堆叠包含栅极绝缘物、一对分隔的第一金属栅极层、与第二金属栅极层。栅极绝缘物沿着通道区的长度方向延伸。第一金属栅极层具有第一功函数，且自栅极绝缘物延伸。第二金属栅极层位于第一金属栅极层之间，具有第二功函数且自栅极绝缘物延伸。

另一实施例提供半导体装置的栅极堆叠的制作方法。半导体装置包含一对间隔物以定义容置空间于间隔物之间。上述方法包括：将栅极绝缘物填入部份容置空间中；沉积金属栅极层于容置空间中；以及移除间隔物上的金属栅极层之间的第一金属栅极层。

另一实施例提供的半导体装置的栅极堆叠的制作方法。半导体装置包含一对间隔物以定义容置空间于间隔物之间。此方法包括将栅极绝缘物填入部份容置空间中；沉积虚置栅极层于容置空间中；以及移除间隔物上的虚置栅极层之间的虚置栅极层。

上述实施例的特征有利于本领域技术人员理解本发明。本领域技术人员应理解可采用本申请案作为基础，设计并变化其他工艺与结构以完成上述实施例的相同目的及/或相同优点。