线圈部件的制作方法

本发明涉及线圈部件，特别是涉及在层叠构造中内置线圈导体的线圈部件。

背景技术：

对本发明有益处的线圈部件是具有将多个绝缘体层层叠而成的层叠构造的、具备部件主体并在该部件主体的内部设置有线圈导体的线圈部件。在这样的线圈部件中，线圈导体构成为具有：以沿着绝缘体层之间的界面分别形成环状的轨道的一部分的方式延伸的多个卷绕导体层、和将绝缘体层沿厚度方向贯通的多个通孔导体，通过将这些卷绕导体层与通孔导体交替地连接，由此成为以螺旋状延伸的形态。

例如在高频用的线圈中，要求偏差小、高Q的线圈。而且，为了调整线圈部件的电感(L)值，公知有对线圈导体的线宽进行微调，由此使线圈内径面积变化的方法。

另一方面，在如上述那样以螺旋状延伸的线圈导体中，在沿层叠方向经由一个绝缘体层相互对置的卷绕导体层之间产生电位差，因而不能避免产生杂散电容的情况。因此在线圈部件的特性调整中，必须考虑这样的杂散电容。

然而，杂散电容由于卷绕导体层的图案的偏差、绝缘体层的层叠错位而容易有偏差。而且，杂散电容的偏差会带来线圈部件的自谐振频率那样的特性的偏差。

有关于此，例如在日本特开平5-36532号公报(专利文献1)中，记载有能够降低上述的杂散电容的偏差的技术。在专利文献1所记载的技术中，在层叠方向相互对置的卷绕导体层之间使线宽具有差，即、使一方的卷绕导体层的线宽比另一方的卷绕导体层的线宽宽，由此即使卷绕导体层的图案稍微产生偏差、绝缘体层稍微产生层叠偏离，成对的卷绕导体层的对置面积也不会产生变动，从而抑制杂散电容的偏差。其结 果，在专利文献1所记载的线圈部件中，抑制自谐振频率的偏差，在高频中能够稳定地获得高Q特性。

专利文献1：日本特开平5-36532号公报

应用上述的专利文献1所记载的技术，若在同一层叠面内使卷绕导体层的线宽一样大，则线圈内径面积减少。但是电子部件的小型、薄型化不断发展，因此能够形成布线的框体空间的制约变大，其中如上述那样，若使卷绕导体层的线宽一样大，则受到线圈内径面积减少的影响很大，L值以及Q值大幅降低。

另一方面，若使卷绕导体层的线宽一样减小，则成为电阻(R)值增加的重要因素，这也导致Q值的降低。

此外，若注意到将卷绕导体层之间连接的通孔导体，则为了用于形成通孔导体的孔径的加工极限、通孔导体的位置精度的极限，即使卷绕导体层的线宽较小，形成于卷绕导体层的与通孔导体的连接部分的通路焊盘必须形成为宽度较宽。因此在使卷绕导体层的线宽一样减小的情况下，通路焊盘的占有面积对线圈内径面积、杂散电容起支配作用，难以期待专利文献1所记载的效果。

技术实现要素：

因此，本发明的目的在于提供解决上述的课题，能够获得更高的电感值以及Q值的线圈部件。

本发明的线圈部件具备部件主体，该部件主体为长方体形状，具有：相互对置的第一主面和第二主面、在所述第一主面与所述第二主面之间连结且相互对置的第一侧面和第二侧面、以及相互对置的第一端面和第二端面，所述侧面呈具有长边和短边的长方形，并且所述部件主体具有将多个绝缘体层沿相对于所述侧面正交的方向层叠而成的层叠构造。

另外，线圈部件具备线圈导体，该线圈导体配置于所述部件主体的内部且构成为具备：多个卷绕导体层，它们以沿着所述绝缘体层之间的界面分别形成环状的轨道的一部分的方式延伸；多个通孔导体，它们沿厚度方向贯通所述绝缘体层，通过交替地连接所述卷绕导体层与所述通孔导体，由此所述线圈导体成为以螺旋状延伸的形态。

另外，线圈部件具备第一外部端子电极和第二外部端子电极，它们形成在所述部件主体的外表面上，并且分别与所述线圈导体的一端以及另一端电连接。

另外，本发明的线圈部件以如下姿势安装，即：所述第二主面相对于电路基板所给予的安装面对置，并且所述线圈导体的中心轴线与所述安装面平行地延伸。

在这样的线圈部件中，为了解决上述的技术课题，本发明特征在于，即：所述第二主面相对于电路基板所给予的安装面对置，并且所述线圈导体的中心轴线与所述安装面平行地延伸，所述卷绕导体层的所述短边部分的线宽比所述卷绕导体层的所述长边部分的线宽宽。

如上述那样，通过使短边部分的线宽比长边部分的线宽宽，由此能够使线圈内径更接近于正方形(或正圆)，并且能够不使卷绕导体层全体变宽，而是仅使一部分的线宽变宽。

本发明中，优选为，所述卷绕导体层所形成的所述轨道呈具有比较短的短边和比较长的长边的近似四边形，所述卷绕导体层的所述长边部分形成所述轨道的所述长边，所述卷绕导体层的所述短边部分形成所述轨道的所述短边。根据该结构，能够使线圈内径更接近于正方形。

卷绕导体层通常在与所述通孔导体的连接部分形成有宽度比较宽的通路焊盘，在所述线圈导体的中心轴线方向透视时，全部的所述通路焊盘位于与所述卷绕导体层的所述短边部分重叠的位置。这样，通过使通路焊盘重叠于卷绕导体层的短边部分之类的线宽比较宽的部分，由此能够将杂散电容的增加抑制为最小限度。

在本发明的优选的实施方式中，所述第一外部端子电极和所述第二外部端子电极分别形成于至少所述第二主面中的所述第一端面侧的区域和所述第二端面侧的区域，但不形成于所述第一主面。即，外部端子电极仅形成于朝向安装面侧的第二主面，或形成为从第二主面分别以L字状延伸至第一端面以及第二端面。

根据该结构，如上述那样，线圈部件必须以第二主面相对于电路基板所给予的安装面对置、并且线圈导体的中心轴线与安装面平行地延伸 的姿势安装。换言之，例如，禁止误以线圈导体的中心轴线朝向相对于安装面垂直的姿势安装。

优选为，在将所述侧面的所述长边的尺寸设为L，并且将所述短边的尺寸设为T时，T≤L/2，更优选为T＜L/2。该结构在使线圈部件进一步薄型化时采用。

为了更可靠地发挥本发明的效果，所述卷绕导体层的所述短边部分的线宽为所述卷绕导体层的所述长边部分的线宽的1.3倍以上且2.7倍以下。

根据本发明的线圈部件，如上述那样，在卷绕导体层中，短边部分的线宽比长边部分的线宽宽，因此能够使线圈内径更接近于正方形(或者正圆)，因此难以产生磁通的干涉，即、不会使电感的获得效率显著下降，能够获得较高的Q值。

另外，根据本发明的线圈部件，如上述那样，能够不使卷绕导体层全体变宽，而是仅使一部分的线宽变宽，因此能够抑制电阻(R)的增加，其结果能够抑制Q值的降低。

附图说明

图1是表示本发明的第一实施方式的线圈部件1的外观的立体图。

图2是将图1所示的线圈部件1分解示出的俯视图。

图3是沿线圈导体12的中心轴线方向透视示出图1所示的线圈部件1的图。

图4是示意性地图示第一外部端子电极51和第二外部端子电极52、以及线圈导体的卷绕导体层53的图，以卷绕导体层53的线宽一样为“基准”，在(a)、(b)以及(c)中示出对卷绕导体层53的线宽的扩大化的典型的三个方式。

图5是表示对图4所示的卷绕导体层53的线宽扩大化的典型的三个方式图4(a)、(b)以及(c)，在500MHz、1GHz以及2GHz的频率条件下，模拟L-Q特性所求出的结果的图。

图6是用于说明图1所示的线圈部件1的制造方法的图。

图7是表示本发明的第二实施方式的线圈部件1a的与图3相当的图。

图8是表示本发明的第三实施方式的线圈部件1b的与图3相当的图。

图9是表示本发明的第四实施方式的线圈部件1c的外观的立体图。

附图标记说明：1、1a、1b、1c...线圈部件；2...部件主体；3...第一主面；4...第二主面；5、6...侧面；LS...侧面的长边；SS...侧面的短边；7、8...端面；9...绝缘体层；10...卷绕导体层；10L...卷绕导体层的长边部分；10S...卷绕导体层的短边部分；11...通孔(via hole)导体；12...线圈导体；13...通路焊盘；15、16...外部端子电极。

具体实施方式

如图1所示，本发明的第一实施方式的线圈部件1具备部件主体2。部件主体2是的长方体形状，具备：相互对置的第一主面3和第二主面4、在第一主面3和第二主面4之间连结且相互对置的第一侧面5和第二侧面6、以及相互对置的第一端面7和第二端面8。特别是侧面5和侧面6呈具有长边LS以及短边SS的长方形。

部件主体2具有将包括图2所示的多个绝缘体层9的多个绝缘体层层叠而成的层叠构造。这些绝缘体层在相对于侧面5以及侧面6(参照图1)正交的方向层叠。此外，在图2中关于绝缘体层的附图标记，不仅表示“9”，还表示“9-1”“9-2”...“9-7”。在此，在需要对多个绝缘体层相互进行区别来说明的情况下，使用“9-1”“9-2”...“9-7”的附图标记，在不需要对多个绝缘体层相互进行区别来说明的情况下，使用“9”的附图标记。

在部件主体2的内部配置有通过将多个卷绕导体层10和多个通孔导体11交替地连接而成为以螺旋状延伸的形态的线圈导体12，其中，多个卷绕导体层10以沿着绝缘体层9之间的界面而分别形成环状的轨道的一部分的方式延伸，多个通孔导体11将绝缘体层9沿厚度方向贯通。另外，卷绕导体层10在与通孔导体11连接的部分形成有宽度较宽 的通路焊盘13。另外，对卷绕导体层的附图标记、通孔导体的附图标记以及通路焊盘的附图标记，也进行与上述绝缘体层的情况同样的区分使用。

更具体而言，线圈导体12构成为包括：依次连接的卷绕导体层10-1、通孔导体11-1、卷绕导体层10-2、通孔导体11-2、卷绕导体层10-3、通孔导体11-3、卷绕导体层10-4、通孔导体11-4、卷绕导体层10-5、通孔导体11-5、卷绕导体层10-6、通孔导体11-6以及卷绕导体层10-7。

另外，在线圈导体12中，通孔导体11-1经由通路焊盘13-1而与卷绕导体层10-1连接，并经由通路焊盘13-2而与卷绕导体层10-2连接。

通孔导体11-2经由通路焊盘13-3而与卷绕导体层10-2连接，经由通路焊盘13-4而与卷绕导体层10-3连接。

通孔导体11-3经由通路焊盘13-5而与卷绕导体层10-3连接，经由通路焊盘13-6而与卷绕导体层10-4连接。

通孔导体11-4经由通路焊盘13-7而与卷绕导体层10-4连接，经由通路焊盘13-8而与卷绕导体层10-5连接。

通孔导体11-5经由通路焊盘13-9而与卷绕导体层10-5连接，经由通路焊盘13-10而与卷绕导体层10-6连接。

通孔导体11-6经由通路焊盘13-11而与卷绕导体层10-6连接，经由通路焊盘13-12而与卷绕导体层10-7连接。

另外，线圈部件1具备第一外部端子电极15和第二外部端子电极16。在该实施方式中，如图1清楚地示出那样，第一外部端子电极15形成为从第二主面4的第一端面7侧的区域延伸到第一端面7的中途。第二外部端子电极16形成为从第二主面4的第二端面8侧的区域延伸到第二端面8的中途。简言之，第一外部端子电极15和第二外部端子电极16以L字状延伸。换言之，第一外部端子电极15和第二外部端子电极16不形成于第一主面3。

第一外部端子电极15与线圈导体12的一端、即卷绕导体层10-1的一端电连接，第二外部端子电极16与线圈导体12的另一端、即线圈导 体10-7的一端电连接。

该线圈部件1在安装于电路基板(未图示)时，第二主面4成为朝向电路基板的安装面。因此由线圈导体12赋予的磁通方向相对于安装面平行。

在这样的线圈部件1中，作为该实施方式的特征的结构如下所述。参照图2以及图3对作为该实施方式的特征的结构进行说明。图3是沿线圈导体12的中心轴线方向透视示出线圈部件1的图。在图3中将线圈部件1所具备的多个要素重叠图示。

如图2以及图3所示，线圈部件1所具备的卷绕导体层10构成为包括：沿部件主体2的侧面5以及6(参照图1)的长边LS方向延伸的长边部分10L、和沿侧面5以及6的短边SS方向延伸的短边部分10S，短边部分10S的线宽比长边部分10L的线宽宽。

特别是在该实施方式中，卷绕导体层10所形成的轨道呈具有比较短的短边和比较长的长边的近似四边形，卷绕导体层10的长边部分10L形成轨道的长边，卷绕导体层10的短边部分10S形成轨道的短边。

根据这样的结构，能够使线圈内径更接近于正方形。

另外，在线圈导体12的中心轴线方向透视时，全部的通路焊盘13位于与卷绕导体层10的短边部分10S重叠的位置。这样，在卷绕导体层10中的短边部分10S之类的线宽原来比较大的部分，若使宽度比较宽的通路焊盘13重叠，则能够将杂散电容的增加抑制为最小限度。

接下来，为了研究本发明所发挥的效果，对实施的模拟结果进行说明。

在该模拟中采用的线圈部件，如对图4的“基准”线圈部件表示的那样，部件主体的侧面的长边长度为0.6mm，短边长度为0.2mm，与图4纸面正交的方向的进深尺寸为0.3mm，并具有5～6nH的L值。

在图4中示意性地示出在模拟中采用的线圈部件所具备的第一外部端子电极51和第二外部端子电极52、以及线圈导体的卷绕导体层53，并以卷绕导体层53的线宽一样为“基准”，用(a)、(b)以及(c)示 出卷绕导体层53的线宽的扩大化的典型的三个方式。

在图5中示出对图4表示的卷绕导体层53的线宽扩大化的典型的三个方式图4(a)、(b)以及(c)，在500MHz、1GHz以及2GHz的频率条件下，模拟L-Q特性所求出的结果。

更具体而言，图4中，(a)示出将卷绕导体层53的短边部分53S的线宽扩大的方式，图4(b)示出将卷绕导体层53的长边部分53L的线宽扩大的方式，图4(c)示出将卷绕导体层53的短边部分53S以及长边部分53L的双方的线宽扩大的方式。

在模拟时，图4的“基准”中，卷绕导体层53形成为具有15μm的一样的线宽。相对于此，在图4(a)中，将卷绕导体层53的短边部分53S的线宽扩大为20μm、30μm、40μm。在图4(b)中，将卷绕导体层53的长边部分53L的线宽扩大为20μm、30μm。图4(c)中，将卷绕导体层53的短边部分53S以及长边部分53L的双方的线宽扩大为20μm、30μm。

而且，用单位“μm”表示上述线宽的数字“15”、“20”、“30”以及“40”，标记在表示图5的L-Q特性的折线中对应的点的附近。在此，用线宽“15”表示的点是图4的成为“基准”的线圈部件的L-Q特性。另外，对于图4(b)以及图4(c)，将线宽扩大至30μm是由于若扩大至线宽40μm，则L值以及Q值显著降低。

首先，参照在图5的上部所示的500MHz的频率条件下的L-Q特性。

将卷绕导体层53的短边部分53S的线宽扩大的(a)的L-Q特性，与线宽15μm的“基准”的Q值相比，在线宽20μm、30μm以及40μm中，不会使L值显著降低，能够得到同等或者更高的Q值。

相对于此，将卷绕导体层53的长边部分53L的线宽放大的(b)的L-Q特性，若放大至线宽30μm，则由于磁通的干涉，与“基准”相比，L值以及Q值更大幅地降低。

另外，将卷绕导体层53的短边部分53S以及长边部分53L的双方的线宽放大的(c)的L-Q特性，若放大至线宽30μm，则由于磁通的干涉，与“基准”相比，L值以及Q值更大幅地降低。

接下来，参照图5的中部所示的1GHz的频率条件下的L-Q特性。

将卷绕导体层53的短边部分53S的线宽放大的(a)的L-Q特性，与线宽15μm的“基准”的Q值相比，在线宽20μm、30μm以及40μm中，不会使L值显著降低，能够得到更高的Q值。

相对于此，将卷绕导体层53的长边部分53L的线宽放大的(b)的L-Q特性，若放大至线宽30μm，则由于磁通的干涉，与“基准”相比，L值以及Q值更大幅地降低。

另外，将卷绕导体层53的短边部分53S以及长边部分53L的双方的线宽放大的(c)的L-Q特性，若放大至线宽30μm，则由于磁通的干涉，与“基准”相比，L值以及Q值更大幅地降低。

接下来，参照图5的下部所示的2GHz的频率条件下的L-Q特性。

将卷绕导体层53的短边部分53S的线宽放大的(a)的L-Q特性，与线宽15μm的“基准”的Q值相比，在线宽20μm、30μm以及40μm中，不会使L值显著降低，能够得到更高Q值。

相对于此，将卷绕导体层53的长边部分53L的线宽放大的(b)的L-Q特性，随着放大至线宽20μm、30μm，由于磁通的干涉，与“基准”相比，发现尤其L值降低。

另外，将卷绕导体层53的短边部分53S以及长边部分53L的双方的线宽放大的(c)的L-Q特性，若放大至线宽30μm，则由于磁通的干涉，而且在更高频下杂散电容的增大产生较大的影响，与“基准”相比，L值以及Q值更大幅地降低。

参照图1～图3说明的线圈部件1，优选如以下方式制造。参照图6进行说明。

1.反复进行通过丝网印刷来涂覆例如以硼硅玻璃为主要成分的绝缘膏，形成如图6(1)所示的那样的绝缘膏层21。该绝缘膏层21能够成为图2所示的绝缘体层9-1，因此构成一方的外层。

2.在上述绝缘膏层21上涂覆形成有感光性导电膏层22，对该感光 性导电膏层22应用光刻技术，同样如图6(1)所示，为了得到具有通路焊盘13-1的卷绕导体层10-1、第一外部端子电极15以及第二外部端子电极16而刻画图案。

更具体而言，作为感光性导电膏，例如使用以Ag为金属主要成分的材料，通过丝网印刷来涂覆该感光性导电膏，形成感光性导电膏层22。接下来，经由光掩模对感光性导电膏层22照射紫外线等，并利用碱性溶液等来显影。

这样，如图6(1)所示，得到刻画图案后的感光性导电膏层22。

3.如图6(2)所示，在上述绝缘膏层21上形成有绝缘膏层23。

更具体而言，在绝缘膏层21上，通过丝网印刷来涂覆感光性绝缘膏，从而形成绝缘膏层23。接下来，经由光掩模对由感光性绝缘膏构成的绝缘膏层23照射紫外线等，并利用碱性溶液等来显影，由此如图6(2)所示，形成有用于形成通孔导体11-1的圆孔24以及用于形成外部端子电极15以及16的十字状的孔25。

绝缘膏层23能够成为图2所示的绝缘体层9-2。

4.如图6(3)所示，通过光刻技术形成具有通路焊盘13-2以及13-3的卷绕导体层10-2、以及外部端子电极15和16，并且形成图2所示的通孔导体11-1。

更具体而言，利用丝网印刷涂覆有例如以Ag为金属主要成分的感光性导电膏，从而形成感光性导电膏层。此时，上述的圆孔24以及十字状的孔25被感光性导电膏填埋。接下来，经由光掩对感光性导电膏层模照射紫外线等，并利用碱性溶液等来显影。

这样，通孔导体11-1形成于圆孔24内，且外部端子电极15和16形成于十字状的孔25内，并且卷绕导体层10-2形成在绝缘膏层23上。

5.之后，反复进行与上述工序3以及4相同的工序，依次形成有分别能够成为绝缘体层9-3～9-7的绝缘膏层，并且形成有卷绕导体层10-3～10-7、通孔导体11-2～11-6、以及外部端子电极15和16。然后，最后实施能够成为用于另一方的外层的绝缘体层的绝缘膏层的形成工序， 由此得到母层叠体。

6.通过切割等对母层叠体切割而得到未烧制的多个部件主体。在母层叠体的切割工序中应用的切割线CL的位置如图6(3)所示。从切割线CL的位置可知，外部端子电极15和16露出于通过切割所得到的切割面。

7.未烧制的部件主体在规定条件下烧制，由此得到部件主体2。对部件主体2实施例如滚磨加工。

8.如以上那样，虽然完成线圈部件1，但如图3中用假想线表示的那样，根据需要而在外部端子电极15以及16的从部件主体2露出的部分形成有镀膜26。镀膜26构成为包括：例如具有2μm～10μm的厚度的Ni镀层、和其上的具有2μm～10μm的厚度的Sn镀层。

上述工序2、4等中实施的导体图案的形成方法，不限定于上述那样的光刻技术的应用，例如也可以应用基于在导体图案形状开口的丝网版的导体膏的印刷层叠方法、通过蚀刻而对由溅射法、蒸镀法、箔的压焊法等形成的导体膜进行刻画图案的方法、以及如半添加法那样，在形成底片图案并通过镀膜来形成导体图案后，除去不要的部分的方法。

另外，导体材料不限于上述那样的Ag，也可以是其他Cu、Au等良导体，另外作为赋予形态，不限定于膏，也可以是基于溅射法、蒸镀法、箔的压焊法、电镀法等的形态。

另外，也可以在上述工序1、3中实施的形成绝缘膏层时，应用绝缘材料片材的压焊、旋涂、喷涂等方法。另外，也可以在上述工序3中实施的形成圆孔24以及十字状的孔25时，应用基于激光、钻孔加工的方法。

另外，作为包含于绝缘体层9的绝缘材料，不限定于玻璃、陶瓷，例如也可以是环氧树脂、氟树脂那样的树脂材料，并且还可以是玻璃环氧树脂那样的复合材料。另外，绝缘材料优选介电常数，介质损耗小的材料。

另外，在上述工序8中，通过切割使外部端子电极15以及16露出后，形成了镀膜26，但不限定于这样的方法，也可以在通过切割而使外 部端子电极15和16露出后，印刷导电膏或通过溅射法等形成金属膜，另外，也可以在其上实施电镀工序。

接下来，参照图7对本发明的第二实施方式的线圈部件1a进行说明。图7用与图3同样的方法示出线圈部件1a。在图7中，对与图3所示的要素相当的要素标注相同的附图标记，并省略重复的说明。

图7所示的线圈部件1a，卷绕导体层10所形成的轨道与上述的线圈部件1的情况相同，为近似四边形，但特征在于两个长边部分10L中的一方与另一方的长度相互不同。

根据这样的线圈部件1a，能够避免外部端子电极15以及16的干涉，并且实现线圈内径面积的扩大。

接下来，参照图8对本发明的第三实施方式的线圈部件1b进行说明。图8用与图3同样的方法示出线圈部件1b。在图8中，对与图3所示的要素相当的要素标注相同的附图标记，并省略重复的说明。

图8所示的线圈部件1b，卷绕导体层10所形成的轨道是长圆形，特征在于沿部件主体2的侧面5以及6(参照图1)的短边SS方向延伸的短边部分10S的线宽，比沿侧面5以及6的长边LS方向延伸的长边部分10L的线宽宽。

以上说明的线圈部件1、1a以及1b各自的尺寸不作特别限定，但根据图1表示的尺寸L、W以及T，在用L×W×T表示时，如0.4mm×0.2mm×0.2mm、或者0.6mm×0.3mm×0.3mm那样，T＝L/2。

相对于此，如L×W×T为0.6mm×0.3mm×0.2mm、0.6mm×0.3mm×0.25mm、0.4mm×0.2mm×0.15mm、或者0.4mm×0.2mm×0.1mm那样，存在要求线圈部件进一步薄型化的情况。

图9是在上述那样的背景下提出的，是表示本发明的第四实施方式的线圈部件1c的外观的立体图。在图9中，对与图1所示的要素相当的要素标注相同的附图标记，并省略重复的说明。

图9表示的线圈部件1，在将侧面5以及6的长边LS的尺寸设为L，并且将短边SS的尺寸设为T时，T＜L/2。在智能手机等便携式通信设 备中使用的线圈部件中，薄型化的期望很强，因此优选使用具有图9所示的那样的T＜L/2之类的尺寸比率的薄型化的线圈部件1c。

另一方面，在如T＜L/2这样的薄型化的线圈部件1c中，使线圈内径接近于正方形或者正圆形状是困难的，因此可遭遇到容易产生磁通的干涉、L的获得效率降低，并且使Q值降低之类的不良情况。

然而，本发明中采用的卷绕导体层的短边部分的线宽比长边部分的线宽宽这样的特征的结构，为了进一步减少上述的不良情况而发挥作用。因此本发明可以说特别是在对薄型化的线圈部件应用时更有效。

以上，与图示出本发明的几个实施方式相关地进行了说明，但在本发明的范围内，能够有其他各种变形例。例如，卷绕导体层10所形成的轨道除了四边形、长圆形状之外，例如也可以是椭圆形状。另外，外部端子电极15以及16可以形成为以延伸至第一主面3，或者也可以仅形成于第二主面4。

另外，本说明书所记载的各实施方式是例示的方式，也能够在不同的实施方式之间进行结构部分的置换或者组合。