一种半导体器件及其制作方法与流程

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法。

背景技术：

在下一代集成电路的制造工艺中，对于互补金属氧化物半导体(cmos)的栅极的制作，通常采用高k-金属栅工艺。对于具有较高工艺节点的晶体管结构而言，所述高k-金属栅工艺通常为后栅极工艺，其典型的实施过程包括：首先，在半导体衬底上形成伪栅极结构，所述伪栅极结构由自下而上层叠的界面层、高k介电层、覆盖层(cappinglayer)和牺牲栅电极层构成；然后，在所述伪栅极结构的两侧形成栅极间隙壁结构，之后去除所述伪栅极结构中的牺牲栅电极层，在所述栅极间隙壁结构之间留下一沟槽；接着，在所述沟槽内依次沉积功函数金属层(workfunctionmetallayer)、阻挡层(barrierlayer)和浸润层(wettinglayer)；最后进行金属栅极材料(通常为铝)的填充。

在上述工艺过程中，由于高k介电层的引入，使得cmos的栅极的制作可以达到特征尺寸不断减小的要求，以迎合摩尔定律。然而，所述高k金属栅极的制备工艺中，等效氧化层厚度(equipmentoxidethickness，eot)以及反型层厚度受到极大挑战，其中需要更薄的效氧化层厚度(equipmentoxidethickness，eot)以及反型层厚度来控制有效功函数以及栅极泄露。即栅极的等效栅极介电层厚度(eot)的按比例减小，其决定了高k-金属栅的有效功函数、栅漏电、栅长、栅宽等的大小，进而决定了cmos的可靠性程度和性能。

因此，需要提出一种方法，以改善器件的可靠性和性能。

技术实现要素：

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要 试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明提供一种半导体器件的制作方法，该方法包括：

提供半导体衬底，在所述半导体衬底上形成高k栅极介电层；

对所述高k栅极介电层进行第一退火处理，以去除所述高k栅极介电层中的杂质；

对所述高k栅极介电层进行氧化退火处理，以填充所述高k栅极介电层中的氧空穴和悬挂键。

进一步，在氮气气氛下进行所述第一退火处理。

进一步，所述第一退火处理包括均温退火、尖峰退火或者毫秒退火。

进一步，所述第一退火处理的温度范围为500℃～1200℃。

进一步，所述氧化退火处理的处理气体包括n2o、o2和no中的一种或几种。

进一步，所述氧化退火处理的方法包括炉管氧化、快速热退火氧化、紫外臭氧氧化、臭氧氧化和原位水蒸气氧化中的一种。

进一步，所述氧化退火处理的退火温度范围为500℃～800℃。

进一步，在形成所述高k栅极介电层之前，还包括在所述半导体衬底的表面上形成界面层的步骤。

进一步，所述高k栅极介电层选用氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅或者氧化铝，所述界面层的构成材料包括硅氧化物。

本发明还提供一种采用前述的方法制作的半导体器件。

根据本发明的制作方法，首先采用氮气退火处理去除高k介电层中的杂质，再通过氧化退火处理填充高k栅极介电层中的氧空穴和悬挂键，以改善高k栅极介电层的膜质量，进而提高器件的可靠性和性能。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附 图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1a-图1c示出了根据本发明一实施方式的制作方法依次实施所获得器件的剖面示意图；

图2示出了根据本发明一实施方式的制作方法的步骤流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作 中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

下面结合附图1a-图1c对本发明的半导体器件的具体实施方式做详细的说明。

首先，如图1a所示，提供半导体衬底100。

具体地，本发明的半导体器件包括半导体衬底100，在本发明中所述半导体衬底100可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。在半导体衬底100中还形成有隔离结构，所述隔离结构为浅沟槽隔离(sti)结构或者局部氧化硅(locos)隔离结构。所述半导体衬底100中还形成有各种阱(well)结构及衬底表面的沟道层。一般来说，形成阱(well)结构的离子掺杂导电类型与沟道层离子掺杂导电类型相同，但是浓度较栅极沟道层低，离子注入的深度泛围较广，同时需达到大于隔离结构的深度。为了简化，此处仅以一空白半导体衬底100图示。

接着，如图1b所示，在所述半导体衬底的表面上可选地形成界面层101。

界面(il)层101的构成材料包括硅氧化物(siox)，形成界面层的作用是改善高k栅极介电层与半导体衬底100之间的界面特性。界面层层101也可以为热氧化层、氮的氧化物层、化学氧化层或者其他适合的薄膜层。可以采用诸如干氧氧化、湿氧氧化、高压氧化等热氧化工艺或cvd、ald或者pvd等适合的工艺形成界面层101。界面层101的厚度示例性可以为

接着，如图1c所示，在界面层101的表面上形成高k栅极介电层102。

具体地，参照图1c，高k栅极介电层102可以包括具有电介质常数从大约20到至少大约100的通常较高电介质常数电介质材料。这种较高电介质常数电解质材料可以包括但不限于：氧化铪(hfo2)、氧化铪硅、氮氧化铪硅、氧化镧(la2o3)、氧化锆(zro2)、氧化锆硅、氧化铝、氧化钛、氧化钽、钛酸锶钡(bsts)和锆钛酸铅(pzts)。较佳地，在该步骤中优选hfo2作为所述高k栅极介电层。

其中，形成所述高k栅极介电层102的方法可以采用本领域技术人员熟知的任何现有技术，例如，物理气相沉积工艺、化学气相沉积或原子层沉积工艺等，其厚度为15到60埃。

之后，继续参考图1c，对所述高k栅极介电层102进行第一退火处理，以去除所述高k栅极介电层102中的杂质。

示例性地，所述第一退火处理选用均温退火、尖峰退火或者毫秒退火，上述退火方法仅作为示例，其他适合的退火方法也可以适用于本发明。

根据具体工艺需要选择合适的退火温度，示例性地，所述第一退火处理的温度范围可以为500℃～1200℃。

示例性地，第一退火处理在无氧的环境下进行，例如，第一退火处理在氮气气氛下进行，该氮气也可以使用氦气或氩气等惰性气体。

经过该步骤的退火处理，可以去除高k栅极介电层102中的杂 质，而杂质的去除还可能使得高k栅极介电层102中产生氧空穴和悬挂键等。

在本发明的一具体实施方式中，所述高k栅极介电层202选用hfo2，在氮气气氛下，以500℃～1200℃的温度范围对所述hfo2进行退火处理。

接着，对所述高k栅极介电层进行氧化退火处理，以填充所述高k栅极介电层中的氧空穴和悬挂键。

由于在前述退火处理时将高k栅极介电层中的杂质去除了，使得氧空穴和悬挂键增多，因此，在本步骤中，对所述高k栅极介电层进行氧化退火处理，以填充所述高k栅极介电层中的氧空穴和悬挂键，使得高k介电层的膜层质量明显提升。

所述氧化退火处理的处理气体可以选用n2o、o2和no中的一种或几种，上述列举的几种处理气体仅作为示例，对于其它包含氮和氧，或者只包含氧的气体，或者该处理气体也可通过将包含氮和氧，或者只包含氧的液体或固体气化而获得。

示例性地，所述氧化退火处理的方法选用炉管氧化(furnace)、快速热退火氧化(rto)、紫外臭氧氧化(uvo)、臭氧氧化(ozone)和原位水蒸气氧化(issg)中的一种。

在一个示例中，臭氧氧化方法的具体过程是，向反应腔中通入臭氧，所述臭氧处理的气体流量范围为50sccm～500sccm，使用臭氧对高k栅极介电层的表面进行处理，可在500℃～800℃的高温下进行。

在一个示例中，还可采用原位水蒸气氧化(issg)的方法，其具体过程是，使用携带水蒸气的氧气代替干氧作为氧化气体，水蒸汽也常由蒸汽供给，称为热蒸汽。在氧化生长中，湿氧反应会产生一层二氧化硅膜。潮湿环境有更快的生长速率是由于水蒸汽比氧气在二氧化硅中扩散更快、溶解度更高。

示例性地，所述氧化退火处理的退火温度范围为500℃～800℃，上述退火温度范围仅作为示例，对于其它可以适合的温度也可适用于本发明。

可以理解的是，本实施例半导体器件制作方法不仅包括上述步 骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，例如形成虚拟栅极，去除虚拟栅极形成金属栅极等步骤，其都包括在本实施制作方法的范围内。

综上所述，根据本发明的制作方法，首先采用氮气退火处理去除高k介电层中的杂质，再通过氧化退火处理填充高k栅极介电层中的氧空穴和悬挂键，以改善高k栅极介电层的膜质量，进而提高器件的可靠性和性能。

参照图2，示出了根据本发明一实施方式的制作方法的步骤流程图，用于简要示出整个制作工艺的流程。

在步骤201中，提供半导体衬底，在所述半导体衬底上形成高k栅极介电层；

在步骤202中，对所述高k栅极介电层进行第一退火处理，以去除所述高k栅极介电层中的杂质；

在步骤203中，对所述高k栅极介电层进行氧化退火处理，以填充所述高k栅极介电层中的氧空穴和悬挂键。

本发明还提供一种采用前述的方法制作获得的半导体器件。该半导体器件可以为包括高k栅极介电层的任何类型的半导体器件，例如mos器件等。

作为示例，如图1c所示，本发明的半导体器件包括半导体衬底100，形成于半导体衬底表面上的界面层101，以及形成于界面层101上的高k介电层102。

本发明的半导体器件包括半导体衬底100，在本发明中所述半导体衬底100可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。在半导体衬底100中还形成有隔离结构，所述隔离结构为浅沟槽隔离(sti)结构或者局部氧化硅(locos)隔离结构。所述半导体衬底100中还形成有各种阱(well)结构及衬底表面的沟道层。一般来说，形成阱(well)结构的离子掺杂导电类型与沟道层离子掺杂导电类型相同，但是浓度较栅极沟道层低，离子注入的深度范围较广，同时需达到大于隔离结构 的深度。为了简化，此处仅以一空白半导体衬底100图示。

界面(il)层101的构成材料包括硅氧化物(siox)，形成界面层的作用是改善高k栅极介电层与半导体衬底100之间的界面特性。界面层层101也可以为热氧化层、氮的氧化物层、化学氧化层或者其他适合的薄膜层。可以采用诸如干氧氧化、湿氧氧化、高压氧化等热氧化工艺或cvd、ald或者pvd等适合的工艺形成界面层101。界面层101的厚度示例性可以为

高k栅极介电层102可以包括具有电介质常数从大约20到至少大约100的通常较高电介质常数电介质材料。这种较高电介质常数电解质材料可以包括但不限于：氧化铪(hfo2)、氧化铪硅、氮氧化铪硅、氧化镧(la2o3)、氧化锆(zro2)、氧化锆硅、氧化铝、氧化钛、氧化钽、钛酸锶钡(bsts)和锆钛酸铅(pzts)。较佳地，选用hfo2作为所述高k栅极介电层102。

对于完整的高k-金属栅极还包括形成于高k栅极介电层102上的金属栅极，该金属栅极包括依次层叠的功函数金属层，阻挡层和导电层等，在此均不作赘述。

本发明的半导体器件由于采用前述的制作方法获得，因此该半导体器件包括的高k栅极介电层具有较高的膜质量，进而该半导体器件也具有较高的可靠性和性能。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。