用于处理电子部件的方法和电子部件与流程

文档序号：12837929阅读：127来源：国知局

各种实施例一般地涉及用于处理电子部件的方法和电子部件。

背景技术：

通常，金属合金(例如，铝铜合金)可能容易受到点状腐蚀(也被称为点蚀)的影响。点状腐蚀可表示例如通过形成孔来损害金属合金的非常局部化的腐蚀。点状腐蚀可由化学计量不均匀性引起，导致阳极-阴极耦合，这在化学计量不均匀性的空间标度中引起局部化的电化腐蚀。因此，点状腐蚀也可发生在原本耐蚀的合金中。

作为示例，在晶间腐蚀(也被称为晶间攻击)的情况下，例如当晶粒边界耗损(也被称为晶粒边界耗尽)防腐蚀元素(诸如，铬)时，金属合金的微晶的边界可能比它们的内部更容易受到腐蚀的影响。在为了耐腐蚀而添加铬的镍合金和奥氏体不锈钢中，通过在晶粒边界处沉淀碳化铬，可引起与晶粒边界相邻的铬耗损区的形成。晶粒边界耗尽可导致局部电耦合，引起局部电化腐蚀。

替代地或者另外，化学活化环境可引起或增强点状腐蚀。作为示例，铝铜合金的湿法化学处理可导致来自溶液的铜的电流沉积和铝腐蚀。替代地或者另外，通过流经金属合金的电流，可引起或增强点状腐蚀。

传统上，通过金属合金的人工钝化(例如，使用保护氮化物)，可减少点状腐蚀。然而，例如，如果金属合金提供接触垫，则人工钝化可能妨碍电子部件的电气接触。为了电气接触，人工钝化可通过干法蚀刻而被局部地去除以露出金属合金，从而例如用于接合接触垫的露出区域。在这种情况下，干法蚀刻也可攻击金属合金的固有钝化(例如，氧化铝)，并且由此增加在电气接触附近的点状腐蚀的风险。替代地，接合参数可被修改以穿过人工钝化进行接合，这可导致弱化的电气接触。另外，如果人工钝化包括金属，则人工钝化可与金属合金形成原电池，由此自身引起电化腐蚀。

技术实现要素：

根据各种实施例，一种用于处理包括至少一个导电接触区域的电子部件的方法可包括：在所述至少一个导电接触区域上方形成包括自偏析成分的接触垫以便以电气方式接触电子部件；在接触垫和电子部件之间形成偏析抑制结构，其中偏析抑制结构包括比所述至少一个导电接触区域多的成核诱导形貌特征以用于通过由成核诱导形貌特征定义的接触垫的结晶界面来扰乱自偏析成分的化学偏析。

附图说明

在附图中，相同的标号通常在不同视图中始终表示相同的部分。附图不必符合比例，而是重点通常在于图示本发明的原理。在下面的描述中，参照下面的附图描述本发明的各种实施例，在附图中：

图1至图3分别在示意流程图中示出根据各种实施例的方法；

图4a至图4d分别在示意剖视图或侧视图中示出根据各种实施例的方法中的电子部件；

图5a和图5b分别在示意剖视图或侧视图中示出根据各种实施例的方法中的金属化；

图5c示出根据各种实施例的方法中的示意图；

图6a至图6d分别在示意透视图中示出根据各种实施例的方法中的偏析抑制结构；

图7a和图7b分别在示意剖视图或侧视图中示出根据各种实施例的方法中的偏析抑制结构；

图8a至图8c分别在示意剖视图或侧视图中示出根据各种实施例的方法中的电子部件；

图9a至图9c分别在示意剖视图或侧视图中示出根据各种实施例的方法中的电子部件；

图10a至图10c分别在示意剖视图或侧视图中示出根据各种实施例的方法中的电子部件；

图11a至图11c分别在示意剖视图或侧视图中示出根据各种实施例的方法中的电子部件；

图12a至图13分别在示意剖视图或侧视图中示出根据各种实施例的方法中的电子部件；

图14a至图15分别在示意剖视图或侧视图中示出根据各种实施例的方法中的电子部件；

图16a至图16b分别在示意剖视图或侧视图中示出根据各种实施例的方法中的电子部件；

图17a至图17b分别在示意剖视图或侧视图中示出根据各种实施例的方法中的电子部件；

图18a和图18b分别在示意剖视图或侧视图中示出根据各种实施例的方法中的电子部件；

图19a和图19b分别在示意剖视图或侧视图中示出根据各种实施例的方法中的电子部件；和

图20a和图20b分别在示意剖视图或侧视图中示出根据各种实施例的方法中的电子部件。

具体实施方式

下面的详细描述参照附图，所述附图作为说明示出了可实施本发明的特定细节和实施例。

词语“示例性”在本文中被用于表示“用作示例、实例或说明”。在本文中描述为“示例性”的任何实施例或设计未必被解释为优选或优于其它实施例或设计。

关于形成在侧面或表面“上方”的沉积材料使用的词语“在...上方”可在本文中被用于表示：沉积材料可“直接”形成在暗示的侧面或表面上，例如与暗示的侧面或表面直接接触。关于形成在侧面或表面“上方”的沉积材料使用的词语“在...上方”可在本文中被用于表示：沉积材料可“间接”形成在暗示的侧面或表面上，其中一个或多个另外的层被布置在暗示的侧面或表面和沉积材料之间。

关于结构(或基底、晶片或载体)的“侧向”延伸部或“沿侧向”相邻使用的术语“侧向”可在本文中被用于表示沿着基底、晶片或载体的表面的延伸部或位置关系。这意味着：基底的表面(例如，载体的表面或晶片的表面)可用作基准，通常被称为基底的主处理表面(或者载体或晶片的主处理表面)。另外，关于结构(或结构元件)的“宽度”使用的术语“宽度”可在本文中被用于表示结构的侧向延伸部。另外，关于结构(或结构元件)的“高度”使用的术语“高度”可在本文中被用于表示结构沿着垂直于基底的表面(例如，垂直于基底的主处理表面)的方向的延伸部。关于层的“厚度”使用的术语“厚度”可在本文中被用于表示垂直于沉积所述层的支撑件(材料)的表面的所述层的空间延伸部。如果所述支撑件的表面平行于基底的表面(例如，平行于主处理表面)，则沉积在支撑件上的层的“厚度”可与层的高度相同。另外，“垂直”结构可被称为沿垂直于侧向方向(例如，垂直于基底的主处理表面)的方向延伸的结构，并且“垂直”延伸部可被称为沿着垂直于侧向方向的方向的延伸部(例如，垂直于基底的主处理表面的延伸部)。

关于一组元件使用的短语“...中的至少一个”可在本文中被用于表示包括所述元件的组中的至少一个元件。例如，关于一组元件使用的短语“...中的至少一个”可在本文中被用于表示下面的选择：列出元件之一、多个列出元件之一、多个个体列出元件或多个多种列出元件。

根据各种实施例，可减少点状腐蚀(例如，铜点蚀)。作为说明，可减少导致局部化的电化腐蚀的化学计量不均匀性。因此，可增加晶间边界(也被称为结晶界面)的量以阻止由组分迁移(例如，扩散)导致的化学计量耗损。替代地或者另外，可减小空间平均晶粒尺寸(也被称为微晶尺寸)以减小总化学计量变化。作为说明，组分迁移(例如，扩散)可发生在晶粒(也被称为微晶)内，以使得化学计量变化可减小至晶粒尺寸的空间标度。这可减少或避免晶粒边界耗损。换句话说，通过改进微观结构，可减少电化腐蚀(在化学计量不均匀性的空间标度中)。

根据各种实施例，通过使用构造的衬里改变固有晶粒尺寸，可减少接触垫的点状腐蚀(例如，铜点蚀)。构造的衬里可位于接触垫下方。例如，偏析抑制结构可包括衬里或由衬里形成。

根据各种实施例，可提供二极管(例如，肖特基二极管)。在注入并且在二极管的前侧形成欧姆接触(例如，镍铝接触)之后，衬里可被形成在欧姆接触上方。可使用掩模来构造衬里(例如，衬里层)以形成偏析抑制结构。掩模可包括树脂掩模或由树脂掩模形成。构造衬里可包括使用干法蚀刻(例如，等离子体蚀刻)。干法蚀刻可在衬里内提供停止蚀刻(例如，以避免蚀刻穿过衬里)。在去除掩模之后，金属化可被设置在偏析抑制结构上方。例如，金属化可包括铝铜合金或由铝铜合金形成。可使用掩模来构造金属化以形成至少一个接触垫。构造金属化可包括使用湿法蚀刻(例如，使用液体蚀刻剂)。在构造金属化之后，可使用与用于构造金属化的掩模相同的掩模或另一掩模来可选地去除(例如，通过构造金属化而露出的)剩余衬里。另外，至少一个钝化层可被设置在金属化上方(例如，在所述至少一个接触垫上方)。随后，二极管的背面可被处理(例如，包括削薄背面金属化和形成背面金属化中的至少一个)。

根据各种实施例，可在前端工艺内提供形成偏析抑制结构。处理二极管的背面可以是前端工艺的最后一个步骤。类似地，可处理其它电子部件。

根据各种实施例，半导体装置可包括一个或多个集成电路结构(也被称为集成电子部件、半导体芯片、ic、芯片或微芯片)，在半导体装置加工期间形成所述一个或多个集成电路结构。可按照在基底上方或在基底中的至少一种情况在基底的对应区域(也被称为有源芯片区域)中使用各种半导体处理技术来至少部分地处理集成电路结构。集成电路结构可包括一个或多个(例如，多个)半导体电路元件(也被称为集成电子元件)，这种半导体电路元件除了别的以外可以是二极管、晶体管、电阻器、电容器中的至少一个，它们以电气方式互连并且被配置为例如在完全处理的集成电路结构中执行操作，例如计算操作、开关操作(例如，在功率电子设备中)、整流器操作、或存储操作中的至少一个。在进一步的半导体装置加工中，在半导体装置处理之后通过晶片切片，可从基底(也被称为晶片或载体)分离多个半导体装置以从所述多个半导体装置提供多个分离的半导体装置(也被称为半导体芯片)。另外，半导体装置加工的最后阶段可包括分离的半导体装置的封装(也被称为组装、灌封或密封)，其中分离的半导体装置可被例如装入到支撑材料(也被称为模制材料或灌封材料)中以防止半导体装置的物理损伤和/或腐蚀。支撑材料包住半导体装置(作为说明，形成封装或模制品)，并且可以可选地支撑电接触器和/或引线框架以将半导体装置连接到外围装置(例如，连接到电路板)。

根据各种实施例，在电子部件加工期间，各种材料类型可被处理以形成下面中的至少一个：集成电路结构、半导体电路元件、接触垫、电气互连，这种材料类型除了别的以外可以是电绝缘材料、半导电材料(也被称为半导体材料)或导电材料(也被称为电传导材料)。

根据各种实施例，基底和半导体区域中的至少一个可包括各种类型的半导体材料或由各种类型的半导体材料形成，所述各种类型的半导体材料包括iv族半导体(例如，硅或锗)、化合物半导体(例如，iii-v族化合物半导体(例如，砷化镓))或其它类型，包括例如iii族半导体、v族半导体或聚合物。在实施例中，基底和半导体区域中的至少一个由硅(掺杂或未掺杂)制成，在替代实施例中，基底和半导体区域中的至少一个是绝缘体上硅(soi)晶片。作为替代方案，任何其它合适的半导体材料能够被用于基底和半导体区域中的至少一个，例如半导体化合物材料(诸如，磷化镓(gap)、磷化铟(inp)、碳化硅(sic)或氮化镓(gan))以及任何合适的三元半导体化合物材料或四元半导体化合物材料(诸如，砷化铟镓(ingaas))。

根据各种实施例，金属材料可包括下面的一组化学元素(也被称为金属)中的至少一种化学元素或由所述至少一种化学元素形成：钨(w)、铝(al)、铜(cu)、镍(ni)、镁(mg)、铬(cr)、铁(fe)、锌(zn)、锡(sn)、金(au)、银(ag)、铱(ir)、铂(pt)、铟(in)、镉(cd)、铋(bi)、钒(v)、钛(ti)、钯(pd)或锆(zr)；或者可包括金属合金或由金属合金形成，所述金属合金包括所述一组化学元素中的至少一种化学元素。作为示例，金属合金可包括至少两种金属(例如，两种或超过两种金属，例如，在金属间化合物的情况下)或至少一种金属(例如，一种或超过一种金属)和至少一种其它化学元素(例如，非金属或半金属)，或者由所述至少两种金属或所述至少一种金属和所述至少一种其它化学元素形成。作为示例，金属合金可包括至少一种金属和至少一种非金属(例如，碳(c)或氮(n)，例如，在钢的情况下，碳化物或氮化物)，或者可由所述至少一种金属和所述至少一种非金属形成。作为示例，金属合金可包括超过一种金属(例如，两种或更多种金属)或者可由所述超过一种金属形成，所述超过一种金属例如是金与铝的各种成分、铜与铝的各种成分(例如，铝青铜)、铜和锌的各种成分(例如，“黄铜”)或铜和锡的各种成分(例如，“青铜”)，例如，包括各种金属间化合物。根据各种实施例，金属材料可导电。

半导体材料、层、区域等可被理解为具有适当电导率(也被称为半导电)，例如从大约10^-6西韦特每米(s/m)到大约10⁶s/m的范围中的(在室温和恒定电场方向(例如，恒定电场)测量的)电导率。

根据各种实施例，导电材料、层、区域等可包括金属材料(例如，金属或金属合金)、硅化物(例如，硅化钛、硅化钼、硅化钽或硅化钨)、导电聚合物、多晶半导体(例如，多晶体硅，也被称为多晶硅)或高度掺杂半导体(例如，高度掺杂硅)，或者可由金属材料(例如，金属或金属合金)、硅化物(例如，硅化钛、硅化钼、硅化钽或硅化钨)、导电聚合物、多晶半导体(例如，多晶体硅，也被称为多晶硅)或高度掺杂半导体(例如，高度掺杂硅)形成。导电材料(例如，金属材料)、层、区域等可被理解为具有高电导率(也被称为导电)，例如大于大约10⁶s/m(例如，大于大约10⁷s/m)的(在室温和恒定电场方向(例如，恒定电场)测量的)电导率。

电绝缘材料、层、区域等可被理解为具有低电导率(也被称为电绝缘)，例如小于大约10^-6s/m(例如，小于大约10^-10s/m)的(在室温和恒定电场方向(例如，恒定电场)测量的)电导率。

根据各种实施例，晶体管可以是各种类型的晶体管之一，诸如除了别的以外可以是双极晶体管(bjt)、异质结bjp、肖特基bjp、绝缘栅bjp(也被称为igbt)、场效应晶体管(fet)、结型场效应晶体管(jfet)、金属氧化物半导体场效应晶体管(mosfet)、双栅mosfet、快速反向或快速恢复外延二极管fet、异质结构绝缘栅fet、调制掺杂fet、隧道fet、绝缘栅双极晶体管(igbt)。根据加工晶体管的特定半导体技术，各种材料被处理以形成对应层。例如，可在互补金属氧化物半导体(cmos)技术中和/或在双扩散金属氧化物半导体(dmos)技术中处理晶体管。

偏析(也被称为化学偏析)可被理解为在成分(例如，自偏析成分)的表面(例如，自由表面或内部界面(比如，结晶界面))的成分的组分的富集(和在表面的成分的另一组分的相应耗损)。组分可从成分或晶体的中心区域迁移(例如，扩散)到成分的表面(例如，结晶界面)。迁移可由温度(例如高于室温，例如在偏析温度或高于偏析温度)激活。替代地或者另外，可在成分的吸附期间(例如，在具有所述成分的层或结构的生长期间)激活迁移，例如，通过吸附动力学来激活迁移。

作为说明，通过偏析抑制结构的构造，自偏析成分(例如，alcu)的晶粒尺寸可受到影响，由此减少成分的成分偏析。例如，偏析抑制结构可包括钛或由钛形成。

自偏析成分可包括设置在宿主材料(例如，第一金属)中(例如，与宿主材料混合)的至少一种自偏析合金元素(也被称为至少一种合金元素)(例如，第二金属)。自偏析成分可以是例如高于平衡溶解度和/或在混溶隙内的亚稳成分。例如，自偏析合金元素可溶解在宿主材料中直至平衡溶解度，其中自偏析成分可包括大于平衡溶解度的所述至少一种自偏析合金元素的浓度(在某个温度)。自偏析成分可包括比合金元素多的宿主材料或由比合金元素多的宿主材料形成(换句话说，比所述至少一种自偏析合金元素的浓度高的宿主材料的浓度)。

作为示例，宿主材料可包括铜(cu)或由铜(cu)形成。替代地，宿主材料可包括铝(al)或由铝(al)形成。可选地，自偏析成分(例如，它的宿主材料)还可包括至少一种非金属，例如硅(si)。例如，自偏析成分可包括alcu或alcusi或者由alcu或alcusi形成。

作为示例，所述至少一种自偏析合金元素可包括铜或由铜形成。替代地或者另外，所述至少一种自偏析合金元素可包括铝或由铝形成。

合金元素和宿主材料可在下面的至少一个方面彼此不同：块状晶体结构(例如，在从大约室温到大约偏析温度(例如，到大约400℃)的范围中)、超过大约15%(例如，超过大约20%、30%或40%)的原子半径、超过大约15%(例如，超过大约20%、30%或40%)的电负性。替代地或者另外，自偏析成分可包括下面的至少一项：超过一个相、共晶、金属间相(例如，cual2)和混溶隙。

图1在示意流程图中图示根据各种实施例的方法100。方法100可被配置用于处理电子部件，所述电子部件包括至少一个导电接触区域。

所述方法可包括：在101中，形成接触垫，所述接触垫包括自偏析成分或由自偏析成分形成。接触垫可被形成在所述至少一个导电接触区域上方以便以电气方式接触电子部件。

所述方法还可包括：在103中，在接触垫和电子部件之间形成偏析抑制结构。偏析抑制结构可包括比所述至少一个导电接触区域多的成核诱导形貌特征(例如，成核诱导形貌特征的更大的面密度)，或者由所述成核诱导形貌特征形成。成核诱导形貌特征可被配置为扰乱自偏析成分的化学偏析。自偏析成分的化学偏析可被由成核诱导形貌特征定义的接触垫的结晶界面扰乱。例如，通过构造，例如偏析抑制结构可包括偏析抑制层(例如，衬里)或由偏析抑制层(例如，衬里)形成。

换句话说，自偏析成分的化学偏析可在空间上局限于接触垫的微晶尺寸。接触垫的微晶尺寸可由成核诱导形貌特征的面密度定义。

所述方法可以可选地包括：在105中，在电子部件上方形成钝化层。钝化层可包括露出接触垫的至少一个开口。

所述方法可以可选地包括：在107中，在电子部件的与接触垫(接触垫被设置在电子部件的第一侧)相对的一侧(也被称为电子部件的第二侧)形成金属化。金属化可按照电气方式接触电子部件或提供电子部件的电气接触。

根据各种实施例，偏析抑制结构的每个成核诱导形貌特征可被配置为在其上面引起微晶成核。其上面的微晶成核可被配置，以使得至少一个结晶界面被形成在接触垫中。例如，每个结晶界面可被形成在偏析抑制结构的相邻成核诱导形貌特征之间。结晶界面可被配置为通过结晶界面扰乱接触垫的偏析。

所述方法可以可选地包括：在109中，在所述至少一个导电接触区域中的两个导电接触区域之间设置偏析抑制结构的至少一个成核诱导形貌特征。换句话说，偏析抑制结构的至少一个成核诱导形貌特征可被设置在所述至少一个导电接触区域中的两个导电接触区域之间。偏析抑制结构的所述至少一个成核诱导形貌特征可被设置在所述至少一个导电接触区域和接触垫之间。

替代地或者另外，所述方法可以可选地包括：在109中，在所述至少一个导电接触区域中的一个导电接触区域上方设置偏析抑制结构的至少一个成核诱导形貌特征。

根据各种实施例，形成接触垫可包括形成金属化并且构造金属化。构造金属化可包括至少部分地露出偏析抑制结构。

图2在示意流程图中图示根据各种实施例的方法200。

方法200可被配置用于处理电子部件，所述电子部件包括至少一个导电接触区域。

所述方法可包括：在201中，形成金属化，所述金属化包括自偏析成分。金属化可被形成在所述至少一个导电接触区域上方以便以电气方式接触电子部件。

所述方法还可包括：在203中，在金属化和电子部件之间形成偏析抑制结构。

偏析抑制结构可包括比所述至少一个导电接触区域多的成核诱导形貌特征(例如，成核诱导形貌特征的更大的面密度)，或者由所述成核诱导形貌特征形成。成核诱导形貌特征可被配置为扰乱自偏析成分的化学偏析。自偏析成分的化学偏析可被由成核诱导形貌特征定义的金属化的结晶界面扰乱。换句话说，自偏析成分的化学偏析可在空间上局限于金属化的微晶尺寸。金属化的微晶尺寸可由成核诱导形貌特征的面密度定义。

所述方法可以可选地包括：在205中，在电子部件上方形成钝化层。钝化层可包括露出金属化的至少一个开口。

所述方法可以可选地包括：在207中，在电子部件的与金属化(金属化被设置在电子部件的第一侧)相对的一侧(也被称为电子部件的第二侧)形成金属化。金属化可按照电气方式接触电子部件或提供电子部件的电气接触。

根据各种实施例，偏析抑制结构的每个成核诱导形貌特征可被配置为在其上面引起微晶成核。其上面的微晶成核可被配置，以使得结晶界面被形成在金属化中。结晶界面可被形成在偏析抑制结构的相邻成核诱导形貌特征之间。结晶界面可被配置为通过结晶界面扰乱金属化的偏析。

所述方法可以可选地包括：在209中，在所述至少一个导电接触区域中的两个导电接触区域之间设置偏析抑制结构的至少一个成核诱导形貌特征。换句话说，偏析抑制结构的至少一个成核诱导形貌特征可被设置在所述至少一个导电接触区域中的两个导电接触区域之间。偏析抑制结构的所述至少一个成核诱导形貌特征可被设置在所述至少一个导电接触区域和金属化之间。

可选地，所述方法可包括构造金属化以形成至少一个接触垫。构造金属化可包括至少部分地露出偏析抑制结构。

图3在示意流程图中图示根据各种实施例的方法300。方法300可被配置用于处理电子部件，所述电子部件包括至少一个导电接触区域。所述方法可包括：在301中，形成金属化，所述金属化包括铝青铜。铝青铜可包括铝和铜(例如，铝铜合金)或由铝和铜(例如，铝铜合金)形成。金属化可被形成在所述至少一个导电接触区域上方以便以电气方式接触电子部件。

所述方法还可包括：在303中，在金属化和电子部件之间形成偏析抑制结构。

偏析抑制结构可包括比所述至少一个导电接触区域多的伸出部(例如，伸出部的更大面密度)，或者由所述伸出部形成。伸出部(也被称为成核诱导伸出部)可被配置为扰乱铝青铜的化学偏析。铝青铜的化学偏析可被由伸出部引起的金属化的结晶界面扰乱。换句话说，铝青铜的化学偏析可在空间上局限于金属化的微晶尺寸。金属化的微晶尺寸可由伸出部的面密度定义。

所述方法可以可选地包括：在305中，在电子部件上方形成钝化层。钝化层可包括露出金属化的至少一个开口。

所述方法可以可选地包括：在307中，在电子部件的与金属化(金属化被设置在电子部件的第一侧)相对的一侧(也被称为电子部件的第二侧)形成金属化。金属化可按照电气方式接触电子部件或提供电子部件的电气接触。

根据各种实施例，偏析抑制结构的每个伸出部可被配置为在其上面引起微晶成核。其上面的微晶成核可被配置，以使得结晶界面被形成在金属化中。结晶界面可被形成在偏析抑制结构的相邻伸出部之间。结晶界面可被配置为通过结晶界面扰乱金属化的偏析。

所述方法可以可选地包括：在309中，在所述至少一个导电接触区域中的两个导电接触区域之间设置偏析抑制结构的至少一个伸出部。换句话说，偏析抑制结构的至少一个伸出部可被设置在所述至少一个导电接触区域中的两个导电接触区域之间。偏析抑制结构的所述至少一个伸出部可被设置在所述至少一个导电接触区域和金属化之间。

替代地或者另外，所述方法可以可选地包括：在109中，在所述至少一个导电接触区域中的一个导电接触区域上方设置偏析抑制结构的至少一个伸出部。

可选地，所述方法可包括构造金属化以形成至少一个接触垫(换句话说，一个或多个接触垫)。构造金属化可包括至少部分地露出偏析抑制结构。

图4a至图4d分别在示意剖视图或侧视图中(例如，沿着导电接触区域402的宏观表面法线404n)图示根据各种实施例的方法中的电子部件。

在400a中，电子部件可包括至少一个导电接触区域402。根据各种实施例，导电接触区域可包括金属，例如镍和/或铝，例如来自它们的合金。替代地或者另外，导电接触区域402可包括例如嵌入在较少掺杂的另一半导体区域中的至少一个掺杂半导体区域(也被称为掺杂区域)。

在400b中，电子部件可包括偏析抑制结构404。偏析抑制结构404可被形成在导电接触区域402上方。

偏析抑制结构404可包括至少一个成核诱导形貌特征404f(也被称为形貌特征404f)或由所述至少一个成核诱导形貌特征404f形成。偏析抑制结构404的每个成核诱导形貌特征404f可包括至少一种类型的下面的成核诱导形貌特征404p或由至少一种类型的下面的成核诱导形貌特征404p形成：凹槽；伸出部，边缘。

偏析抑制结构404可包括比所述至少一个导电接触区域402(例如，涉及一种类型的成核诱导形貌特征404p)多的成核诱导形貌特征404p，或由所述成核诱导形貌特征404p形成。例如，偏析抑制结构404可包括比所述至少一个导电接触区域402多的凹槽或由所述凹槽形成。替代地或者另外，偏析抑制结构404可包括比所述至少一个导电接触区域402多的伸出部或由所述伸出部形成。例如，每个伸出部和每个凹槽中的至少一个可包括至少一个边缘，以使得偏析抑制结构404可包括比所述至少一个导电接触区域402多的边缘或由所述边缘形成。

在400c中，电子部件可包括金属化406(也被称为金属化层)，金属化406被形成在所述至少一个导电接触区域402上方以便以电气方式接触电子部件。作为示例，金属化406可包括功率金属化406或由功率金属化406形成。金属化406可包括自偏析成分或由自偏析成分形成。物理气相沉积(例如，溅射)可被用于形成金属化406。

自偏析成分可包括宿主材料和合金元素(自偏析合金元素)或由宿主材料和合金元素(自偏析合金元素)形成。合金元素可包括第一金属或由第一金属形成。替代地或者另外，合金元素可包括例如不同于第一金属的第二金属或由第二金属形成。自偏析成分可包括至少两种金属，例如包括所述至少两种金属(第一金属和第二金属)的合金。例如，所述至少两种金属可包括贵半金属(例如，铜)和基本金属(例如，铝)中的至少一种金属或由贵半金属(例如，铜)和基本金属(例如，铝)中的至少一种金属形成。自偏析成分(也被称为贵基成分)可被设置为化学计量(例如，在第一金属和第二金属的均匀关系中)，例如在空间上均匀。

根据各种实施例，所述至少两种金属(例如，第一金属和第二金属)可在它们的标准电极电势的符号(正或负)方面彼此不同。换句话说，第一金属可以是贵金属(对应于正标准电极电势)并且第二金属可以是基本金属(对应于负标准电极电势)，反之亦然。例如，第一金属可以是来自下面的一组贵金属的一种贵金属：金、铂、铱、钯、锇、银、水银、铑、铜和/或铋。替代地或者另外，第二金属可以是来自下面的一组基本金属的一种基本金属：铝、锌、锡、镓、锗、铁、钴、铬、镍、铟、钛、钨和/或镁。

根据各种实施例，可根据电势序(也被称为电动势序)理解化学元素(诸如，金属)的标准电极电势。例如，在标准原电池中在标准状态，例如，在温度和压力的标准条件(298.15开尔文和100千帕)，标准电极电势可表示由所述化学元素制成的电极和参考电极之间的电势差。标准原电池可包括所述电极和参考电极(例如，标准氢电极)。换句话说，关于参考电势(例如，由参考电极提供，例如，标准氢电势)给出标准电极电势，参考电势可以是零。在原电池中，由于两个电极之间的电势差而产生电。作为两个电极相对于标准原电池的电解质的个体电势之差的结果创建这个电势差。在标准原电池的标准状态下，电解质可具有大约0的ph值和大约1的离子活度。标准电极电势也可被称为标准还原电势。

替代地或者另外，所述至少两种金属(例如，第一金属和第二金属)可在它们的电负性方面彼此不同(例如，根据泡令标度)，例如相差超过或等于大约0.1，例如超过或等于大约0.2，优选地超过或等于大约0.3，例如超过或等于大约0.4，例如超过或等于大约0.5，例如超过或等于大约0.6。例如，第一金属可具有超过或等于大约1.8(例如，超过或等于大约1.9)的电负性。替代地或者另外，第二金属可具有小于或等于大约1.7(例如，小于或等于大约1.61)的电负性。

在形成金属化406期间，可形成多个微晶406c(也被称为成核)。作为示例，可由例如在偏析抑制结构404的凹槽中的偏析抑制结构404的成核诱导形貌特征404f增强(例如，引起)微晶成核。偏析抑制结构404的每个成核诱导形貌特征404f可被配置为在其上面引起微晶成核。

偏析抑制结构404的成核诱导形貌特征404f的密度(例如，面密度)可定义金属化406的微晶406c的密度(例如，面密度)。在生长期间，相邻微晶406c可通过形成金属化406的结晶界面406i而彼此邻接，如400d中示意性所图示。换句话说，偏析抑制结构404的每个成核诱导形貌特征404f可被配置为引起金属化406的至少一个结晶界面406i。偏析抑制结构404的成核诱导形貌特征404f的密度(例如，面密度)可定义金属化406的结晶界面406i的密度(例如，面密度)。金属化406的结晶界面406i的距离可随着金属化406的结晶界面406i的更高的面密度(每个面积的数量)而减小。金属化406的微晶尺寸(换句话说，结晶界面406i的距离)可由成核诱导形貌特征404f的密度定义。

每个结晶界面406i可被形成在下面的至少一种位置：在每个成核诱导形貌特征上方以及在偏析抑制结构404的相邻成核诱导形貌特征404f之间。金属化406的结晶界面406i可被配置为扰乱自偏析成分的化学偏析。作为说明，自偏析成分的化学偏析可在金属化406的结晶界面406i停止。

根据各种实施例，金属化406的厚度406t可大于偏析抑制结构404的厚度404t，例如大于偏析抑制结构404的厚度404t的大约十倍，例如大于偏析抑制结构404的厚度404t的大约二十倍，例如大于偏析抑制结构404的厚度404t的大约三十倍，例如大于偏析抑制结构404的厚度404t的大约五十倍，例如大于偏析抑制结构404的厚度404t的大约一百倍。

金属化406的微晶406c可生长为柱状。例如，金属化406的每个微晶406c沿垂直于所述至少一个导电接触区域402的宏观表面平面404p的方向的延伸部可大于与金属化406的微晶406c邻接的金属化406的两个其它微晶406c之间的距离。替代地或者另外，沿垂直于宏观表面平面404p的方向的金属化406的每个微晶406c的延伸部可大于平行于宏观表面平面404p的金属化406的微晶406c的延伸部。导电接触区域402的宏观表面法线404n可垂直于导电接触区域402的宏观表面平面404p。宏观表面平面404p可被设置并且对准，以使得它包括偏析抑制结构404所设置在的导电接触区域402的表面402s的最大数量的点(或与表面402s的相应最多交叉)。

图5a在示意剖视图或侧视图中(例如，沿着导电接触区域402的宏观表面法线404n)图示根据各种实施例的方法中的金属化406。

金属化406可包括多个微晶406c或由多个微晶406c形成。所述多个微晶406c中的相邻微晶可在结晶界面406i中彼此邻接。

根据各种实施例，金属化406可包括至少一个接触垫或由至少一个接触垫形成。例如，金属化406(例如，至少一个接触垫)可被配置为通过接合或焊接中的至少一种而进一步接触。

图5b在示意剖视图或侧视图中(例如，沿着导电接触区域402的宏观表面法线404n)图示根据各种实施例的方法中的金属化406。

在另一工艺步骤中，金属化406可被加热。例如，所述另一工艺步骤可包括下面的至少一种操作或由下面的至少一种操作形成：焊接、接合、等离子体清洁、封装等。

在所述另一工艺步骤中，例如，通过加热，可激活金属化406的偏析(例如，它的自偏析成分的偏析)。通过金属化406的偏析(例如，它的自偏析成分的偏析)，可增加结晶界面406i附近的合金元素的浓度。例如，自偏析成分的合金元素可在偏析期间朝着金属化406的结晶界面406i迁移501(例如，扩散)。合金元素可在金属化406的结晶界面406i富集。由于在结晶界面406i形成的平衡，合金元素可能无法穿过结晶界面406i。因此，自偏析成分的化学偏析(例如，来自所述化学偏析的成分变化)可在空间上局限于金属化406的微晶尺寸。

激活偏析可包括激活合金元素朝着结晶界面406i的迁移401。通过金属化406的偏析(例如，它的自偏析成分的偏析)，可形成结晶界面406i附近的第一区域406a和远离结晶界面406i的第二区域406b。例如，在所述多个微晶406c中的每个微晶中，可形成至少一个第一区域406a和至少一个第二区域406b。所述至少一个第一区域406a可至少部分地包围所述至少一个第二区域406b。替代地或者另外，所述至少一个第一区域406a可被设置在所述至少一个第二区域406b和结晶界面406i之间。

激活偏析可包括减小第二区域406b中的合金元素的浓度(例如，空间平均)(例如，换句话说，耗损第二区域406b中的合金元素)。替代地或者另外，激活偏析可包括在第一区域406a中富集合金元素。换句话说，第二区域406b可以是合金元素的耗损区域406b。替代地或者另外，第一区域406a可以是宿主材料的耗损区域406b。

激活偏析可包括将金属化406加热到偏析温度以上或由将金属化406加热到偏析温度以上形成。在偏析温度以上，可超过宿主材料中的合金元素的平衡溶解度和/或可进入宿主材料中的合金元素的混溶隙。

在偏析期间以及在偏析之后中的至少一种情况下，所述至少一个第一区域406a中的合金元素的浓度可大于所述至少一个第二区域406b中的合金元素的浓度。结晶界面406i可被配置为通过结晶界面406i减少或避免金属化406的偏析。

图5c图示根据各种实施例的方法中的示意图500。

在示意图500中，在金属化406中的垂直位置505上方(例如，沿着导电接触区域402的宏观表面法线404n)图示浓度503(例如，原子浓度)。线553代表在激活偏析之前的合金元素的空间分布浓度。在激活偏析之前的合金元素的空间分布浓度553可等于金属化层406中的合金元素的空间平均浓度553。换句话说，在激活偏析之前的合金元素的空间浓度553可均匀地分布。

线551代表在激活偏析期间以及在激活偏析之后中的至少一种情况下的合金元素的空间分布浓度。第一区域406a中的合金元素的浓度503可大于第二区域406b中的合金元素的浓度503。替代地或者另外，第一区域406a中的合金元素的浓度503可大于金属化层406中的合金元素的空间平均浓度553。

在激活偏析之前的第二区域406b中(例如，自偏析成分中)的合金元素的浓度(第一浓度，例如空间平均浓度)可大于在激活偏析之后的第二区域406b中(例如，自偏析成分中)的合金元素的浓度(第二浓度，例如空间平均浓度)。替代地或者另外，第一浓度或第二浓度中的至少一个可小于在激活偏析之后的第一区域406a中的合金元素的浓度(第三浓度，例如空间平均浓度)。

第一浓度(例如，空间平均)可处于从大约0.5原子百分比(at%)到大约50at%的范围中，例如处于从大约1at%到大约40at%的范围中，例如处于从大约2at%到大约30at%的范围中，例如处于从大约5at%到大约25at%的范围中，例如处于从大约5at%到大约20at%的范围中，例如大约10at%。

替代地或者另外，金属化层406中的自偏析成分的量可大于大约70at%，例如大于大约80at%，例如大于大约90at%，例如大于大约95at%，例如大于大约99at%，例如大约100at%。换句话说，金属化层406可基本上由自偏析成分形成。

第二浓度(例如，空间平均)可小于大约50at%，例如小于大约40at%，例如小于大约30at%，例如小于大约20at%，例如小于大约10at%，例如小于大约5at%，例如小于大约2at%，例如小于大约0.5at%，例如小于大约0.1at%。

第三浓度(例如，空间平均)可大于大约50at%，例如大于大约60at%，例如大于大约70at%，例如大于大约80at%，例如大于大约90at%，例如大于大约95at%，例如大于大约99at%，例如大约100at%。换句话说，在激活偏析之后，第一区域406a可基本上由合金元素形成。

替代地或者另外，第一区域406a可基本上由包括合金元素和宿主元素的化合物(也被称为金属间相)形成。例如，第一区域406a可包括自偏析成分的二元金属化合物(例如，cual2)或由自偏析成分的二元金属化合物(例如，cual2)形成。

合金元素可包括下面的至少一种元素或由下面的至少一种元素形成：锰、钽、铬、钨、铜和/或钼。作为示例，合金元素可以是铜。替代地，宿主材料可包括铝、硅和镍中的至少一种元素或由铝、硅和镍中的至少一种元素形成。

根据各种实施例，激活偏析可包括在金属化406的每个微晶406c中形成指向结晶界面406i的方向的合金元素的浓度梯度。

根据各种实施例，合金元素或自偏析成分中的至少一个可被配置，以使得来自金属化406(例如，来自宿主材料)的合金元素的偏析开始于比金属化406(例如，宿主材料)与所述至少一个导电接触区域402(例如，与所述至少一个导电接触区域402的材料(例如，金属或半导体中的至少一种))的反应低的温度。换句话说，激活来自金属化406的合金元素的偏析的温度(也被称为偏析温度)可小于激活金属化406(例如，宿主材料)与所述至少一个导电接触区域402(例如，它的材料)的反应的温度(也被称为反应温度)。

偏析温度可小于大约400℃，例如小于大约350℃，例如小于大约300℃，例如小于大约250℃，例如小于大约200℃，例如小于大约190℃，例如小于大约180℃，例如小于大约170℃，例如小于大约160℃，例如小于大约150℃，替代地或者另外(和/或)，大于大约室温，例如大于大约100℃。

根据各种实施例，所述方法可包括将金属化406加热到比用于激活来自金属化406(例如，来自宿主材料)的合金元素的偏析的偏析温度大的温度。

作为说明，结晶界面的晶粒尺寸或距离越小，金属化层406中的合金元素的浓度551的总变化511(和相对于金属化层406中的合金元素的空间平均浓度553的相应偏差513)越小。根据各种实施例，相对于金属化层406中的合金元素的空间平均浓度553(也被称为参考浓度553)的偏差513可小于参考浓度553的大约50at%，例如小于参考浓度553的大约40at%，例如小于参考浓度553的大约30at%，例如小于参考浓度553的大约20at%，例如小于参考浓度553的大约10at%，例如小于参考浓度553的大约5at%，例如小于参考浓度553的大约2at%，例如小于参考浓度553的大约0.5at%，例如小于参考浓度553的大约0.1at%。

图6a至图6d分别在示意透视图中图示根据各种实施例的方法中的偏析抑制结构404。

根据各种实施例，偏析抑制结构404可包括具有各种几何形状的多个成核诱导形貌特征404f。例如，偏析抑制结构404可包括粗糙表面(例如，通过粗蚀刻(例如，使用等离子体蚀刻)而形成)。替代地或者另外，偏析抑制结构404可包括从下面类型的偏析抑制结构选择的至少一个类型或由所述至少一个类型形成：沟槽结构1704r、金字塔结构1704p、针结构1704n和/或孔结构1704h。

沟槽结构1704r可包括通过多个凹槽412r而彼此分开的多个伸出部412p或由所述多个伸出部412形成。所述多个凹槽412r中的每个凹槽可由沟槽(多个沟槽412r)形成。所述多个伸出部412p中的每个伸出部和所述多个凹槽412r中的每个凹槽中的至少一个可提供形貌特征。所述多个沟槽412r中的每个沟槽可沿平行于导电接触区域402的宏观表面法线404n的方向延伸。所述多个沟槽412r沿平行于宏观表面法线404n的方向的延伸部可大于它们之间的距离或它们平行于宏观表面法线404n的延伸部中的至少一个。换句话说，所述多个沟槽412r中的沟槽可以是细长的。可选地，所述多个伸出部412p中的每个伸出部可逐渐变细。替代地或者另外，所述多个伸出部412p中的每个伸出部可具有小面。可使用蚀刻、烧蚀(例如，通过激光烧蚀)或锯切来形成所述多个沟槽412r。

金字塔结构1704p可包括具有金字塔的形式的多个伸出部(也被称为多个金字塔412p)或由所述多个伸出部形成。所述多个金字塔412p中的每个金字塔可逐渐变细。替代地或者另外，所述多个金字塔412p中的每个金字塔可具有小面。所述多个金字塔412p中的每个金字塔和它们之间的每个凹槽中的至少一个可提供形貌特征。可通过各向异性蚀刻或烧蚀(例如，通过激光烧蚀)来形成所述多个金字塔412p。

针结构1704n可包括设置为彼此远离的具有针形式的多个伸出部412p(多个针412p)或由所述多个伸出部412p形成。例如，可通过反应离子蚀刻来形成针结构1704n。所述多个针412p中的每个针可沿垂直于宏观表面法线404n的方向延伸。所述多个针412p中的针的延伸部可大于它们之间的距离或它们平行于宏观表面法线404n的延伸部中的至少一个。换句话说，所述多个针412p中的针可以是细长的。可选地，所述多个针412p中的每个针可逐渐变细。替代地或者另外，所述多个针412p中的每个针可具有小面。所述多个针412p中的每个针和它们之间的每个凹槽中的至少一个可提供形貌特征。

孔结构1704h可包括具有孔的形式的多个凹槽412r(也被称为多个孔412r)或由所述多个凹槽412r形成。所述多个孔412r中的每个孔可延伸到偏析抑制结构404中或延伸穿过偏析抑制结构404，其中所述多个孔412r可彼此分离。所述多个孔412r中的孔412r在偏析抑制结构404中的延伸部可大于它们平行于宏观表面法线404n的延伸部或它们相对于彼此的距离中的至少一个。可选地，所述多个孔412r中的每个孔可逐渐变细。替代地或者另外，所述多个孔412r中的每个孔可具有小面。所述多个孔412r中的每个孔可提供形貌特征。

根据各种实施例，可提供各种其它类型的所述至少一个成核诱导形貌特征404f(换句话说，一个或超过一个成核诱导形貌特征404f)，例如下面的至少一个：岛、线、和六边形。所述超过一个成核诱导形貌特征404f可被规则布置，例如按照网格(包括与所有相邻成核诱导形貌特征404f具有相等距离的至少一个成核诱导形貌特征404f)布置。

可选地，每个形貌特征可包括边缘602和尖端604中的至少一个或由边缘602和尖端604中的至少一个形成。

图7a和图7b分别在示意剖视图或侧视图中(例如，沿着导电接触区域402的宏观表面法线404n)图示根据各种实施例的方法中的偏析抑制结构404。

根据各种实施例，偏析抑制结构404可包括覆盖导电接触区域402的偏析抑制层(例如，金属化)。成核诱导形貌特征404f(例如，凹槽412r)可延伸到偏析抑制层中。替代地或者另外，成核诱导形貌特征404f可从偏析抑制层伸出，如图7a中所图示。

替代地或者另外，偏析抑制结构404可包括部分地露出导电接触区域402的至少一个凹槽404r，如图7b中所图示。成核诱导形貌特征404f可存在下面的至少一种情况：延伸穿过偏析抑制层以及从所述至少一个导电接触区域402伸出，如图7b中所图示。

偏析抑制结构404的厚度404t可大于或等于每个成核诱导形貌特征404f(换句话说，一个或超过一个成核诱导形貌特征404f)的高度704t。所述至少一个成核诱导形貌特征404f的高度704t(例如，用于满足成核诱导高度准则)可处于从大约1纳米(nm)到大约100nm的范围中，例如处于从大约10nm到大约50nm的范围中。例如，所述至少一个成核诱导形貌特征404f的高度704t可大于大约25nm，例如大于大约50nm，和/或小于大约100nm，例如小于大约75nm。

根据各种实施例，偏析抑制结构404的厚度404t可处于从大约50nm到大约500微米(µm)的范围中，例如大于大约100nm，例如大于大约100µm，和/或小于大约50µm，例如处于从大约10µm到大约50µm的范围中或小于大约10µm。

图8a至图8c分别在示意剖视图或侧视图中(例如，沿着导电接触区域402的宏观表面法线404n)图示根据各种实施例的方法中的电子部件。

电子部件800a可包括至少一个半导体区域802、804或由至少一个半导体区域802、804形成。所述至少一个半导体区域802、804可包括第一半导体区域802和可选的第二半导体区域804或由第一半导体区域802和可选的第二半导体区域804形成。可通过第一半导体区域802上的外延生长来可选地形成第二半导体区域804。例如，所述至少一个半导体区域802、804可被第一掺杂类型(例如，n型掺杂)掺杂。

第一半导体区域802可包括晶片(也被称为基底)或由所述晶片形成。第一半导体区域802可包括第一半导体材料(例如，硅和硅化合物(例如，碳化硅)中的至少一种)或由所述第一半导体材料形成。第一半导体区域802的厚度可处于从大约100µm到大约500µm的范围中，例如大约350µm。第二半导体区域804可包括外延层或由外延层形成。第二半导体区域804可包括例如与第一半导体材料相同的第二半导体材料或由第二半导体材料形成，第二半导体材料是例如硅和硅化合物(例如，碳化硅)中的至少一种。

第一半导体区域802或者(如果存在)第二半导体区域804可包括电子部件800a的导电接触区域402或由电子部件800a的导电接触区域402形成。

电子部件800b可包括至少一个另外的半导体区域806、808。所述至少一个另外的半导体区域806、808可包括第一另外的半导体区域806和第二另外的半导体区域808中的至少一个或由第一另外的半导体区域806和第二另外的半导体区域808中的至少一个形成。例如，所述至少一个另外的半导体区域806、808可被第二掺杂类型(例如，p型掺杂)掺杂。第二掺杂类型可与第一掺杂类型相反。与第二另外的半导体区域808相比，第一另外的半导体区域806可被更少地掺杂(换句话说，包括更小的掺杂浓度)。作为示例，第二掺杂类型的掺杂物(也被称为第二掺杂物)可包括金属(例如，铝)或由金属(例如，铝)形成。

通过将第二掺杂类型的掺杂物注入(例如，通过离子注入)到第一半导体区域802或者(如果存在)第二半导体区域804中，可形成所述至少一个另外的半导体区域806、808。每个另外的半导体区域806、808可包括电子部件800a的导电接触区域402或由电子部件800a的导电接触区域402形成。

电子部件800c可包括至少一个欧姆接触区域810。所述至少一个导电接触区域810可包括欧姆特性(例如，欧姆电流-电压特性)。欧姆特性可代表电流和电压之间的线性相关。所述至少一个欧姆接触区域810可包括例如与第二掺杂物相同的金属(例如，铝)或由例如与第二掺杂物相同的金属(例如，铝)形成。替代地或者另外，所述至少一个欧姆接触区域810可包括包含至少两种金属(例如，镍和铝中的至少一种)的金属合金或由所述金属合金形成。

每个欧姆接触区域810可包括电子部件800a的导电接触区域402或由电子部件800a的导电接触区域402形成。每个欧姆接触区域810可与下面的半导体区域804、802、806、808(例如，所述另外的半导体区域806、808以及所述至少一个半导体区域804、802中的至少一个)电气接触。作为示例，每个欧姆接触区域810可从下面的半导体区域(例如，所述另外的半导体区域806、808和半导体区域804、802、806、808中的至少一个)伸出。

所述至少一个欧姆接触区域810的材料可至少部分地(换句话说，部分地或完全)与下面的半导体区域804、802、806、808形成合金。例如，欧姆接触区域810的至少一种金属可例如通过热激活而迁移(例如，扩散)到下面的半导体区域804、802、806、808中以掺杂下面的半导体区域804、802、806、808。

作为示例，电子部件800b、800c可包括肖特基二极管或由肖特基二极管形成。

图9a至图9c分别在示意剖视图或侧视图中(例如，沿着导电接触区域402的宏观表面法线404n)图示根据各种实施例的方法中的电子部件。

电子部件900a可类似于电子部件800a，其中偏析抑制结构404可被形成在第一半导体区域802上方并且形成在第二半导体区域804(如果存在)上方。偏析抑制结构404可包括比下面的至少一个半导体区域802、804(例如，第一半导体区域802或第二半导体区域804(如果存在))多的成核诱导形貌特征404f。作为示例，偏析抑制结构404可包括比下面的半导体区域802、804多的边缘。替代地或者另外，偏析抑制结构404可包括比下面的半导体区域802、804多的凹槽。替代地或者另外，偏析抑制结构404可包括比下面的半导体区域802、804多的伸出部。

电子部件900b可类似于电子部件800b，其中偏析抑制结构404可被形成在所述至少一个另外的半导体区域806、808上方。偏析抑制结构404可包括比下面的至少一个另外的半导体区域806、808(例如，第一另外的半导体区域806和/或第二另外的半导体区域808(如果存在))多的成核诱导形貌特征404f。作为示例，偏析抑制结构404可包括比所述至少一个另外的半导体区域806、808多的边缘。替代地或者另外，偏析抑制结构404可包括比所述至少一个另外的半导体区域806、808多的凹槽。替代地或者另外，偏析抑制结构404可包括比所述至少一个另外的半导体区域806、808多的伸出部。

电子部件900c可类似于电子部件800c，其中偏析抑制结构404可被形成在所述至少一个欧姆接触区域810上方。偏析抑制结构404可包括比下面的至少一个欧姆接触区域810多的成核诱导形貌特征404f。作为示例，偏析抑制结构404可包括比所述至少一个欧姆接触区域810多的边缘。替代地或者另外，偏析抑制结构404可包括比所述至少一个欧姆接触区域810多的凹槽。替代地或者另外，偏析抑制结构404可包括比所述至少一个欧姆接触区域810多的伸出部。

形成偏析抑制结构404可包括形成偏析抑制层(例如，包括金属材料，例如金属或包括金属的金属合金)。可通过形成衬里(例如，包括肖特基金属或由肖特基金属形成)来提供偏析抑制层。

偏析抑制结构404的金属可不同于下面的半导体区域802、804、806、808的掺杂物。替代地或者另外，偏析抑制结构404的金属可不同于下面的至少一个欧姆接触区域810的金属。作为示例，金属层可包括钛或由钛形成。

形成偏析抑制结构404还可包括构造偏析抑制层。通过构造偏析抑制层，可形成所述至少一个成核诱导形貌特征404f。作为示例，可使用光刻法和蚀刻(例如，湿法蚀刻和干法蚀刻中的至少一个)来构造偏析抑制层。替代地或者另外，可使用其它构造方法，例如剥离工艺、激光烧蚀等。例如，干法蚀刻可包括等离子体蚀刻或由等离子体蚀刻形成。

例如，光刻法和剥离工艺可包括形成掩模层。在这种情况下，构造偏析抑制层还可包括去除掩模层。作为示例，在剥离工艺的情况下，偏析抑制层可被形成在掩模层上方。在光刻法的情况下，掩模层可被形成在偏析抑制层上方。掩模层可包括聚合物(例如，抗蚀剂，例如光敏抗蚀剂)或由所述聚合物形成。替代地或者另外，掩模层可包括另一聚合物(例如，酰亚胺(例如，聚酰亚胺)、树脂、环氧树脂、模制化合物)或由所述另一聚合物形成。

作为示例，电子部件900a、900b、900c可包括肖特基二极管或由肖特基二极管形成。在这种情况下，偏析抑制结构404可包括肖特基接触层或由肖特基接触层形成。

图10a至图10c分别在示意剖视图或侧视图中(例如，沿着导电接触区域402的宏观表面法线404n)图示根据各种实施例的方法中的电子部件。电子部件1000a可类似于电子部件900a。电子部件1000b可类似于电子部件900b。电子部件1000c可类似于电子部件900c。

根据各种实施例，金属化406可被形成在电子部件1000a、1000b、1000c的偏析抑制结构404上方。金属化406可以可选地包括接触垫或由接触垫形成。金属化406可包括金属自偏析成分(包括至少一种金属(例如，至少两种金属)的金属合金)或由所述金属自偏析成分形成。金属化406的金属可以是第二掺杂物和所述至少一个欧姆接触区域810的金属中的至少一种。替代地或者另外，金属化406的金属可以是自偏析成分的合金元素和宿主材料中的至少一种。作为示例，所述金属可以是铝。替代地或者另外，所述合金元素可以是铜。

形成金属化406可包括在偏析抑制结构404上方设置自偏析成分(例如，由其形成的层)。可选地，形成金属化406可包括构造自偏析成分(例如，由其形成的层)以便例如形成至少一个接触垫。

作为示例，可使用光刻法和蚀刻来构造自偏析成分(例如，由其形成的层)。替代地或者另外，可使用其它构造方法，例如剥离工艺、激光烧蚀等。例如，光刻法和剥离工艺可包括形成掩模层。在这种情况下，构造自偏析成分还可包括去除掩模层。作为示例，在剥离工艺的情况下，自偏析成分可被形成在掩模层上方。在光刻法的情况下，掩模层可被形成在自偏析成分上方。掩模层可包括聚合物(例如，抗蚀剂，例如光敏抗蚀剂)或由所述聚合物形成。替代地或者另外，掩模层可包括另一聚合物(例如，酰亚胺(例如，聚酰亚胺)、树脂、环氧树脂、模制化合物)或由所述另一聚合物形成。

设置自偏析成分(例如，由其形成的层)可包括使用物理气相沉积，例如溅射。替代地或者另外，可使用电化学工艺(例如，镀覆或化学镀)来设置自偏析成分。

所述至少一个导电接触区域404(例如，第一半导体区域802(或者，如果存在，第二半导体区域804)、所述至少一个另外的半导体区域806、808和所述至少一个欧姆接触区域810中的至少一个)可经偏析抑制结构404以电气方式连接到金属化406。作为示例，电子部件1000a、1000b、1000c可包括肖特基二极管或由肖特基二极管形成。在这种情况下，偏析抑制结构404可包括前侧金属化或由前侧金属化形成。

图11a至图11c分别在示意剖视图或侧视图中(例如，沿着导电接触区域402的宏观表面法线404n)图示根据各种实施例的方法中的电子部件。

电子部件1100a可类似于电子部件1000a。根据各种实施例，例如，在形成金属化406之后，偏析抑制结构404可被部分地去除。通过部分地去除偏析抑制结构404，第一半导体区域802或者(如果存在)第二半导体区域804可被部分地露出。

电子部件1100b可类似于电子部件1000b。根据各种实施例，例如，在形成金属化406之后，偏析抑制结构404可被部分地去除。通过部分地去除偏析抑制结构404，所述至少一个另外的半导体区域806、808可被部分地露出。

电子部件1100c可类似于电子部件1000c。根据各种实施例，例如，在形成金属化406之后，偏析抑制结构404可被部分地去除。通过去除偏析抑制结构404，所述至少一个另外的半导体区域806、808可被部分地露出。作为示例，所述至少一个欧姆接触区域810可保持被偏析抑制结构404覆盖。

作为示例，可使用光刻法和蚀刻部分地去除偏析抑制结构404。替代地或者另外，可使用其它去除方法，例如剥离工艺、激光烧蚀等。例如，光刻法和剥离工艺可包括形成掩模层。在这种情况下，部分地去除偏析抑制结构404还可包括去除掩模层。作为示例，在剥离工艺的情况下，偏析抑制结构404可被形成在掩模层上方。在光刻法的情况下，掩模层可被形成在偏析抑制结构404上方。掩模层可包括聚合物(例如，抗蚀剂，例如光敏抗蚀剂)或由所述聚合物形成。替代地或者另外，掩模层可包括另一聚合物(例如，酰亚胺(例如，聚酰亚胺)、树脂、环氧树脂、模制化合物)或由所述另一聚合物形成。

图12a、图12b和图13分别在示意剖视图或侧视图中(例如，沿着导电接触区域402的宏观表面法线404n)图示根据各种实施例的方法中的电子部件。

电子部件1200a可类似于电子部件1100a。根据各种实施例，至少一个钝化层408可被形成在电子部件1100a上方。所述至少一个钝化层408可被形成在第一半导体区域802或者(如果存在)第二半导体区域804上方。

电子部件1200b可类似于电子部件1100b。根据各种实施例，至少一个钝化层408可被形成在电子部件1100b上方。所述至少一个钝化层408可被形成在所述至少一个另外的半导体区域806、808上方。

电子部件1300可类似于电子部件1100c。根据各种实施例，至少一个钝化层408可被形成在电子部件1100c上方。所述至少一个钝化层408可被形成在所述至少一个另外的半导体区域806、808上方。

另外，所述至少一个钝化层408可以可选地部分地形成在金属化406上方。所述至少一个钝化层408可包括至少露出金属化406的开口408o。如果金属化406包括超过一个接触垫，则所述至少一个钝化层408可包括超过一个开口，每个开口部分地露出金属化406的一个接触垫。

所述至少一个钝化层408可包括电绝缘材料或由电绝缘材料形成。根据各种实施例，电绝缘材料可包括下面的材料或由下面的材料形成：半导体氧化物、金属氧化物、陶瓷、半导体氮化物、半导体碳化物、玻璃(例如，氟硅玻璃(fsg))、聚合物例如树脂、粘合剂、抗蚀剂、苯并环丁烯(bcb)或聚酰亚胺(pi)、硅酸盐(例如，硅酸铪或硅酸锆)、过渡金属氧化物(例如，二氧化铪或二氧化锆)、氧氮化物(例如，氮氧化硅)或任何其它介电材料类型。替代地或者另外，所述至少一个钝化层408可包括硬钝化层408a和聚合物层408b中的至少一个或由硬钝化层408a和聚合物层408b中的至少一个形成。

硬钝化层408a可包括氮化物、氧化物和碳化物中的至少一个或由氮化物、氧化物和碳化物中的至少一个形成。作为示例，硬钝化层408a可包括半导体氮化物(例如，氮化硅)或由半导体氮化物(例如，氮化硅)形成。替代地或者另外，硬钝化层408a可包括半导体氧化物(例如，氧化硅(也被称为硅玻璃))或由半导体氧化物(例如，氧化硅(也被称为硅玻璃))形成。硬钝化层408a的半导体可以是未掺杂的。聚合物层408b可包括下面的至少一种材料：酰亚胺(例如，聚酰亚胺)、树脂、环氧树脂、模制化合物。

根据各种实施例，所述至少一个钝化层408可被构造以便例如形成开口408o。作为示例，可使用光刻法和蚀刻(例如，使用基于粉末的蚀刻剂，比如六氟化硫或四氟化磷)来构造所述至少一个钝化层408。替代地或者另外，可使用其它构造方法，例如剥离工艺、激光烧蚀等。例如，光刻法和剥离工艺可包括形成掩模层。在这种情况下，构造所述至少一个钝化层408还可包括去除掩模层。作为示例，在剥离工艺的情况下，所述至少一个钝化层408可被形成在掩模层上方。在光刻法的情况下，掩模层可被形成在所述至少一个钝化层408上方。掩模层可包括聚合物(例如，抗蚀剂，例如光敏抗蚀剂)或由所述聚合物形成。替代地或者另外，掩模层可包括另一聚合物(例如，酰亚胺(例如，聚酰亚胺)、树脂、环氧树脂、模制化合物)或由所述另一聚合物形成。

图14a、图14b和图15分别在示意剖视图或侧视图中(例如，沿着导电接触区域402的宏观表面法线404n)图示根据各种实施例的方法中的电子部件。

电子部件1400a可类似于电子部件1200a。电子部件1400b可类似于电子部件1200b。电子部件1500可类似于电子部件1300。

根据各种实施例，例如，通过减材制造(例如，包括打磨、研磨、锯切、喷砂、铣削中的至少一种)，电子部件1400a、1400b、1500(例如，它的第一半导体区域802)可被削薄。削薄电子部件1400a、1400b、1500可包括通过减材制造来从电子部件1400a、1400b、1500的与偏析抑制结构404相对的第二侧去除材料。通过削薄电子部件1400a、1400b、1500(例如，它的第一半导体区域802)，可减小电子部件1400a、1400b、1500的厚度。例如，第一半导体区域802的厚度可减小至小于或等于大约110µm。

根据各种实施例，可形成至少一个导电层1402。所述至少一个导电层1402可包括至少一种导电材料或由至少一种导电材料形成。作为示例，所述至少一个导电层1402可包括化合物层1402a和另一金属化1402b中的至少一个或由化合物层1402a和另一金属化1402b中的至少一个形成。

作为示例，化合物层1402a可包括包含半导体(例如，硅)和金属中的至少一个的化合物或由所述化合物形成。例如，所述化合物可以是例如包括半导体和金属(例如，硅和镍)的二元化合物。替代地或者另外，所述另一金属化1402b可包括金属材料，例如金属合金。例如，所述另一金属化1402b可包括下面的至少一种材料或由下面的至少一种材料形成：钛、镍、银。

图16a和图16b分别在示意剖视图或侧视图中(例如，沿着导电接触区域402的宏观表面法线404n)图示根据各种实施例的方法中的电子部件。

在1600a中，所述至少一个导电接触区域402(例如，半导体区域和欧姆接触区域中的至少一个)可包括多个伸出部1602。作为示例，所述多个伸出部1602中的每个伸出部可包括第一材料或由第一材料形成，第一材料从不同于第一材料的第二材料伸出。替代地或者另外，第一材料和第二材料相同(作为说明，单片形成的至少一个导电接触区域402)。所述多个伸出部1602可定义所述至少一个导电接触区域402的第一粗糙度。

在1600b中，偏析抑制结构404可被形成在所述至少一个导电接触区域402上方。偏析抑制结构404可包括多个形貌特征404f或由多个形貌特征404f形成。所述多个形貌特征404f中的每个特征可包括伸出部或由伸出部形成。所述多个形貌特征404f可定义偏析抑制结构404的第二粗糙度。

第一粗糙度可小于第二粗糙度(例如，第二粗糙度的大约75%、50%或25%)。例如，所述至少一个导电接触区域402的空间平均高度变化1604t可小于偏析抑制结构404的空间平均高度变化704t(例如，偏析抑制结构404的空间平均高度变化704t的大约75%、50%或25%)。替代地或者另外，所述至少一个导电接触区域402的伸出部1602的数量可小于偏析抑制结构404的形貌特征404f的数量(例如，每个面积)(例如，偏析抑制结构404的形貌特征404f的数量的大约75%、50%或25%)。替代地或者另外，偏析抑制结构404的相邻形貌特征404f的空间平均距离714t可小于所述至少一个导电接触区域402的相邻伸出部1602的空间平均距离1414t(例如，所述至少一个导电接触区域402的相邻伸出部1602的空间平均距离1414t的大约75%、50%或25%)。例如，偏析抑制结构404的至少一个形貌特征可被设置在所述至少一个导电接触区域402的两个相邻伸出部1602之间的所述至少一个导电接触区域402的区域上方。

例如，所述至少一个导电接触区域402的空间平均高度变化1604t可小于大约200nm，例如小于大约100nm，例如小于大约50nm。替代地或者另外，偏析抑制结构404的空间平均高度变化704t可大于大约50nm，例如大于大约100nm，例如大于大约200nm，例如大于大约300nm，例如大于大约500nm，例如大于大约600nm。

根据各种实施例，偏析抑制结构404的相邻伸出部1602的空间平均距离1414t可大于大约10µm，例如大于或等于大约13µm，例如例如大于或等于大约15µm，例如大于或等于大约20µm，例如大于或等于大约50µm，例如大于或等于大约100µm。

根据各种实施例，偏析抑制结构404的相邻形貌特征404f的平均距离714t可小于或等于大约20µm，例如小于或等于大约15µm，例如小于或等于大约10µm，例如小于或等于大约5µm，例如小于或等于大约2µm，例如小于或等于大约1µm，例如小于或等于大约0.5µm，例如处于从大约0.1µm到大约20µm的范围中，例如处于从大约0.1µm到大约10µm的范围中，或者小于或小于或等于大约0.1µm。

根据各种实施例，偏析抑制结构404的空间平均高度变化704t可大于大约1nm，例如大于或等于大约10nm，例如例如大于或等于大约25nm，例如大于或等于大约50nm，例如大于或等于大约75nm，例如大于或等于大约100nm。

图17a和图17b分别在示意剖视图或侧视图中(例如，沿着导电接触区域402的宏观表面法线404n)图示根据各种实施例的方法中的电子部件。

在1700a中，电子部件可包括多个导电接触区域402。作为示例，所述多个导电接触区域402中的每个导电接触区域可包括欧姆接触区域或由欧姆接触区域形成。替代地或者另外，所述多个导电接触区域402中的每个导电接触区域可从电子部件的半导体区域1702(例如，所述至少一个半导体区域802、804和/或所述至少一个另外的半导体区域806、808)伸出。所述多个导电接触区域402可定义电子部件的第一粗糙度。

在1700b中，偏析抑制结构404可被形成在所述多个导电接触区域402上方。偏析抑制结构404可被如前所述配置。偏析抑制结构404可包括多个形貌特征404f或由多个形貌特征404f形成。所述多个形貌特征404f中的每个特征可包括伸出部或由伸出部形成。所述多个形貌特征404f可定义偏析抑制结构404的第二粗糙度。

第一粗糙度可小于第二粗糙度(例如，第二粗糙度的大约75%、50%或25%)。例如，所述多个导电接触区域402的空间平均伸出部1704t可小于偏析抑制结构404的空间平均高度变化704t(例如，偏析抑制结构404的空间平均高度变化704t的大约75%、50%或25%)。替代地或者另外，所述多个导电接触区域402中的导电接触区域402的数量可小于偏析抑制结构404的形貌特征404f的数量(例如，每个面积)(例如，偏析抑制结构404的形貌特征404f的数量的大约75%、50%或25%)。替代地或者另外，偏析抑制结构404的相邻形貌特征404f的空间平均距离714t可小于所述多个导电接触区域402中的相邻导电接触区域402的空间平均距离1414t(例如，所述多个导电接触区域402中的相邻导电接触区域402的空间平均距离1414t的大约75%、50%或25%)。例如，偏析抑制结构404的至少一个形貌特征可被设置在所述多个导电接触区域402中的两个相邻导电接触区域之间的电子部件的区域上方。

例如，所述多个导电接触区域402的空间平均伸出部1704t(或者，更一般地讲，相应高度变化)可小于大约200nm，例如小于大约100nm，例如小于大约50nm。替代地或者另外，偏析抑制结构404的空间平均高度变化704t可大于大约50nm，例如大于大约100nm，例如大于大约200nm，例如大于大约300nm，例如大于大约500nm，例如大于大约600nm。

根据各种实施例，相邻导电接触区域402的空间平均距离1414t可大于大约10µm，例如大于或等于大约13µm，例如例如大于或等于大约15µm，例如大于或等于大约20µm，例如大于或等于大约50µm，例如大于或等于大约100µm。

图18a和图18b分别在示意剖视图或侧视图中(例如，沿着导电接触区域402的宏观表面法线404n)图示根据各种实施例的方法中的电子部件。

在1800a中，电子部件可包括多个导电接触区域402。作为示例，所述多个导电接触区域402中的每个导电接触区域可包括欧姆接触区域或由欧姆接触区域形成。替代地或者另外，所述多个导电接触区域402中的每个导电接触区域可延伸到电子部件的半导体区域1702中。所述多个导电接触区域402附近的电子部件的表面1702s可定义电子部件的第一粗糙度。

在1800b中，偏析抑制结构404可被形成在表面1702s上方。偏析抑制结构404可被如前所述配置。偏析抑制结构404可包括多个形貌特征404f或由多个形貌特征404f形成。所述多个形貌特征404f中的每个特征可包括伸出部或由伸出部形成。所述多个形貌特征404f可定义偏析抑制结构404的第二粗糙度。

第一粗糙度可小于第二粗糙度(例如，第二粗糙度的大约75%、50%或25%)。替代地或者另外，所述多个导电接触区域402在半导体区域1702中的空间平均延伸部1804t可小于偏析抑制结构404的空间平均高度变化704t(例如，偏析抑制结构404的空间平均高度变化704t的大约75%、50%或25%)。替代地或者另外，所述多个导电接触区域402中的导电接触区域402的数量可小于偏析抑制结构404的形貌特征404f的数量(例如，每个面积)(例如，偏析抑制结构404的形貌特征404f的数量的大约75%、50%或25%)。替代地或者另外，偏析抑制结构404的相邻形貌特征404f的空间平均距离714t可小于所述多个导电接触区域402中的相邻导电接触区域402的空间平均距离1414t(例如，所述多个导电接触区域402中的相邻导电接触区域402的空间平均距离1414t的大约75%、50%或25%)。例如，偏析抑制结构404的至少一个形貌特征可被设置在所述多个导电接触区域402中的两个相邻导电接触区域之间的电子部件的区域上方。

例如，所述多个导电接触区域402的空间平均延伸部1804t(或者，更一般地讲，相应高度变化)可小于大约200nm，例如小于大约100nm，例如小于大约50nm。替代地或者另外，偏析抑制结构404的空间平均高度变化704t可大于大约50nm，例如大于大约100nm，例如大于大约200nm，例如大于大约300nm，例如大于大约500nm，例如大于大约600nm。

图19a在示意剖视图或侧视图中(例如，沿着导电接触区域402的宏观表面法线404n)图示根据各种实施例的方法中的根据各种实施例的电子部件1900a(例如，半导体装置1900a)，例如半导体电路元件，例如功率半导体电路元件。

电子部件1900a可包括形成在第二侧102b的掺杂半导体层2010。掺杂半导体层2010可包括第一掺杂类型或由第一掺杂类型形成。掺杂半导体层2010可包括导电接触区域402(例如，集电极区域(具有集电极区域的形式的导电掺杂半导体区域))或由导电接触区域402形成。

电子部件1900a还可包括具有集电极接触垫1706(例如，漏极接触垫)的形式的第一接触垫1706。第一接触垫1706可以可选地经由设置在第一接触垫1706和掺杂半导体层2010之间的偏析抑制结构404以电气方式接触掺杂半导体层2010。

另外，电子部件1900a可包括第一掺杂区域2006。第一掺杂区域2006可包括导电接触区域402(例如，基极区域)或由导电接触区域402(例如，基极区域)形成。第一掺杂区域2006可包括与掺杂半导体层2010(换句话说，掺杂半导体层2010的掺杂物)相同的掺杂类型，例如第一掺杂类型(例如，第一掺杂区域2006可包括具有所述掺杂类型的掺杂物)。电子部件1900a还可包括第二接触垫1708a，第二接触垫1708a可选地经由设置在第二接触垫1708a和第一掺杂区域2006之间的偏析抑制结构404以电气方式接触第一掺杂区域2006。第二接触垫1708a可包括发射极接触垫1708a(例如，源极接触垫1708a)或由发射极接触垫1708a(例如，源极接触垫1708a)形成。

另外，电子部件1900a可包括形成在第一掺杂区域2006和掺杂半导体层2010之间的第二掺杂区域2004。第二掺杂区域2004可包括漂移区或由漂移区形成。第二掺杂区域2004可包括不同于掺杂半导体层2010的掺杂类型(第二掺杂类型)，例如具有第二掺杂类型的掺杂物。第二掺杂区域2004可包括外延形成层(例如，第二半导体区域804)。

电子部件1900a还可包括另一第二接触垫1708b。所述另一第二接触垫1708b可包括栅极接触垫1708b或由栅极接触垫1708b形成。例如，通过形成在它们之间(形成在所述另一第二接触垫1708b和第二掺杂区域2004之间)的电绝缘材料，所述另一第二接触垫1708b可被形成为与第二掺杂区域2004电绝缘。

另外，电子部件1900a可包括第三掺杂区域2008。第三掺杂区域2008可包括发射极区域或由发射极区域形成。第三掺杂区域2008可包括不同于掺杂半导体层2010的掺杂类型，例如第二掺杂类型(例如，第三掺杂区域2008可包括具有所述掺杂类型的掺杂物)。第三掺杂区域2008的掺杂物浓度可大于第二掺杂区域2004的掺杂物浓度。

可选地，电子部件1900a可包括位于第二掺杂区域2004和掺杂半导体层2010之间的第四掺杂区域2002。第四掺杂区域2002可包括场终止区域或由场终止区域形成。第四掺杂区域2002可包括具有不同于掺杂半导体层2010的掺杂类型的掺杂物。第四掺杂区域2002可包括高于第二掺杂区域2004的掺杂物浓度。

根据各种实施例，第一掺杂类型可以是n掺杂类型并且第二掺杂类型可以是p掺杂类型。替代地，第一掺杂类型可以是p掺杂类型并且第二掺杂类型可以是n掺杂类型。

电子部件1900a(例如，半导体电路元件1702)可包括晶体管结构(例如，在igbt中)或由晶体管结构(例如，在igbt中)形成，所述晶体管结构例如是平面晶体管结构(提供垂直电流)。晶体管结构可包括例如形成双极结的多个单极结(例如，pn结)或由例如形成双极结的多个单极结(例如，pn结)形成。单极结可由具有不同掺杂类型的两个掺杂区域的界面形成，所述界面例如是至少一个下面的掺杂区域之间的界面：第一掺杂区域2006和第二掺杂区域2004；第一掺杂区域2006和第三掺杂区域2008；第二掺杂区域2004和掺杂半导体层2010；掺杂半导体层2010和第四掺杂区域2002。

根据各种实施例，第二掺杂区域2004和第四掺杂区域2002可包括相同的掺杂类型。如上所述，掺杂半导体层2010可在掺杂类型方面不同于第二掺杂区域2004和第四掺杂区域2002。在这种情况下，掺杂半导体层2010可提供背面发射极区域(例如，针对igbt)。替代地，掺杂半导体层2010可与第二掺杂区域2004和第四掺杂区域2002具有相同的掺杂类型。在这种情况下，掺杂半导体层2010可提供接触增强区域(例如，针对垂直金属氧化物半导体场效应晶体管)。

根据各种实施例，电子部件1900a(例如，半导体电路元件1702)可包括绝缘栅双极晶体管或由绝缘栅双极晶体管形成。

图19b在示意剖视图或侧视图中(例如，沿着导电接触区域402的宏观表面法线404n)图示根据各种实施例的方法中的根据各种实施例的电子部件1900b(例如，半导体装置1900b)，例如半导体电路元件，例如功率半导体电路元件。

电子部件1900b可包括形成在第二侧102b的掺杂半导体层2010。掺杂半导体层2010(换句话说，活化掺杂物)可包括第一掺杂类型或由第一掺杂类型形成。

电子部件1900b还可包括第一接触垫1706，第一接触垫1706可选地经由设置在第一接触垫1706和掺杂半导体层2010之间的偏析抑制结构404以电气方式接触掺杂半导体层2010。第一接触垫1706可包括电极接触垫或由电极接触垫形成。作为说明，第一掺杂区域2006可提供薄掺杂区域和/或第二掺杂区域2004可提供厚漂移区。第一掺杂区域2006可以可选地经由设置在第一掺杂区域2006和第二接触垫1708之间的偏析抑制结构404以电气方式和/或以物理方式与第二接触垫1708连接。

另外，电子部件1900b可包括第一掺杂区域2006。第一掺杂区域2006可包括第一结区域或由第一结区域形成。第一掺杂区域2006可包括具有不同于掺杂半导体层2010(换句话说，掺杂半导体层2010的掺杂物)的掺杂类型(例如，第二掺杂类型)的掺杂物。电子部件1900b还可包括第二接触垫1708，第二接触垫1708可选地经由设置在第二接触垫1708和第一掺杂区域2006之间的偏析抑制结构404以电气方式接触第一掺杂区域2006。第二接触垫1708可包括电极接触垫或由电极接触垫形成。另外，电子部件1900b可包括形成在第一掺杂区域2006和掺杂半导体层2010之间的第二掺杂区域2004。第二掺杂区域2004可包括第二结区域或由第二结区域形成。第二掺杂区域2004可包括与掺杂半导体层2010的掺杂类型相同的掺杂类型，例如具有第一掺杂类型的掺杂物。

可选地，电子部件1900b可包括位于第二掺杂区域2004和掺杂半导体层2010之间的第三掺杂区域2002。第三掺杂区域2002可包括场终止区域或由场终止区域形成。第三掺杂区域2002可包括与掺杂半导体层2010的掺杂类型相同的掺杂类型(例如，第三掺杂区域2002可包括具有所述掺杂类型的掺杂物)。第三掺杂区域2002可包括高于第二掺杂区域2004的掺杂物浓度。

电子部件1900b可包括二极管结构或由二极管结构形成，所述二极管结构例如是平面二极管结构(提供垂直电流)。二极管结构可包括例如由具有不同掺杂类型的两个掺杂区域的界面(例如，第一掺杂区域2006和第二掺杂区域2004之间的界面)形成的pn结或由所述pn结形成。

可选地，掺杂半导体层2010可包括包含第一掺杂类型的多个第一片段和包含第二掺杂类型的多个第二片段或由包含第一掺杂类型的多个第一片段和包含第二掺杂类型的多个第二片段形成。所述多个第一片段中的片段和所述多个第二片段中的片段可被按照交替次序设置。在这种情况下，掺杂半导体层2010可以是反向二极管结构的一部分。

图20a和图20b分别在示意剖视图或侧视图中(例如，沿着导电接触区域402的宏观表面法线404n)图示根据各种实施例的方法中的电子部件。

根据各种实施例，电子部件可包括下面的至少一种部件或由下面的至少一种部件形成：机电部件、光电部件和/或光机电部件。通常，电子部件可被配置为在电能和下面的至少一种能量之间变换：电能(例如，在电子部件的情况下)、机械能(例如，在机电部件的情况下)和光能(例如，在光电部件的情况下)、例如光能和机械能两者(例如，在光机电部件的情况下)。光能可包括辐射能或由辐射能形成。

根据各种实施例，电子部件2000a(例如，微机电装置，也被称为微机电部件)可包括所述至少一个半导体区域802、804和被设置在所述至少一个半导体区域802、804上方的微机电元件2204。微机电元件2204可被配置为响应于机械信号而产生或修改电信号和/或可被配置为响应于电信号而产生或修改机械信号。另外，电子部件2000a可包括至少一个接触垫2206(例如，两个或更多个接触垫2206)。所述至少一个接触垫2206可经由至少一个导电接触区域402以电气方式连接到微机电元件2204以便在所述至少一个接触垫2206和微机电元件2204之间传送电信号。

根据各种实施例，偏析抑制结构404可被设置在所述至少一个导电接触区域402和所述至少一个接触垫2206之间。所述至少一个导电接触区域402可包括贯通接触器、重分布层和电气互连中的至少一个或由贯通接触器、重分布层和电气互连中的至少一个形成。例如，微机电元件2204可包括隔膜(例如，麦克风)或由隔膜(例如，麦克风)形成。

根据各种实施例，电子部件2000b(例如，光电装置，也被称为光电部件)可包括所述至少一个半导体区域802、804和被设置在所述至少一个半导体区域802、804上方的光电元件2214。光电元件2214可被配置为响应于光学信号而产生或修改电信号和/或可被配置为响应于电信号而产生或修改光学信号。另外，电子部件2000b可包括至少一个接触垫2206。所述至少一个接触垫2206可经由至少一个导电接触区域402以电气方式连接到光电元件2204以便在所述至少一个接触垫2206和光电元件2214之间传送电信号。偏析抑制结构404可被设置在所述至少一个导电接触区域402和所述至少一个接触垫2206之间。所述至少一个导电接触区域402可包括贯通接触器、重分布层和电气互连中的至少一个或由贯通接触器、重分布层和电气互连中的至少一个形成。例如，光电元件2214可包括固态光源(ssl)或由固态光源(ssl)形成，所述固态光源(ssl)例如是半导体发光二极管(led)、有机发光二极管(oled)或聚合物发光二极管(pled)。

另外，将在下面描述各种实施例。

根据各种实施例，一种用于处理包括至少一个导电接触区域的电子部件的方法可包括：在所述至少一个导电接触区域上方形成包括自偏析成分的接触垫以便以电气方式接触电子部件；在接触垫和电子部件之间形成偏析抑制结构，其中偏析抑制结构可包括比所述至少一个导电接触区域多的成核诱导形貌特征以用于通过由成核诱导形貌特征定义的接触垫的结晶界面来扰乱自偏析成分的化学偏析。替代地或者另外(对于更多成核诱导形貌特征)，偏析抑制结构可包括比所述至少一个导电表面大的成核诱导形貌特征的面密度以便在空间上将自偏析成分的化学偏析限制于由成核诱导形貌特征的面密度定义的接触垫的微晶尺寸。

根据各种实施例，一种用于处理包括至少一个导电表面的电子部件的方法可包括：在所述至少一个导电表面上方形成包括自偏析成分的金属化以便以电气方式接触电子部件；在金属化和电子部件之间形成偏析抑制结构，其中偏析抑制结构可包括比所述至少一个导电接触区域多的成核诱导形貌特征以用于通过由成核诱导形貌特征定义的金属化的结晶界面来扰乱自偏析成分的化学偏析。替代地或者另外(对于更多成核诱导形貌特征)，偏析抑制结构可包括比所述至少一个导电表面大的成核诱导形貌特征的面密度以便在空间上将自偏析成分的化学偏析限制于由成核诱导形貌特征的面密度定义的金属化的微晶尺寸。

根据各种实施例，一种用于处理包括至少一个导电表面的电子部件的方法可包括：在所述至少一个导电表面上方形成包括铝青铜的金属化以便以电气方式接触电子部件；在金属化和电子部件之间形成偏析抑制结构，其中偏析抑制结构可包括比所述至少一个导电接触区域多的伸出部以用于通过由伸出部引起的金属化的结晶界面来扰乱自偏析成分的化学偏析。替代地或者另外(对于更多伸出部)，偏析抑制结构可包括比所述至少一个导电表面大的伸出部的面密度以便在空间上将自偏析成分的化学偏析限制于由伸出部的面密度定义的金属化的微晶尺寸。

根据各种实施例，所述方法还可包括：构造金属化以形成至少一个接触垫。例如，所述方法还可包括：从金属化形成至少一个接触垫。

根据各种实施例，所述偏析抑制结构的每个成核诱导形貌特征可被配置为在它上面引起微晶成核，以使得结晶界面形成在偏析抑制结构的相邻成核诱导形貌特征之间。

根据各种实施例，所述偏析抑制结构的至少一个成核诱导形貌特征可被设置在所述至少一个导电接触区域中的两个导电接触区域之间。

根据各种实施例，所述偏析抑制结构的至少一个成核诱导形貌特征可被设置在所述至少一个导电接触区域和接触垫之间。

根据各种实施例，所述至少一个导电接触区域可包括欧姆特性。

根据各种实施例，所述方法还可包括：在电子部件上方形成钝化层，所述钝化层具有露出接触垫的至少一个开口。

根据各种实施例，所述方法还可包括：在电子部件的与接触垫相对的一侧形成金属化以便以电气方式接触电子部件。

根据各种实施例，形成接触垫可包括形成金属化并且构造金属化。

根据各种实施例，构造金属化可包括至少部分地露出偏析抑制结构。

根据各种实施例，所述电子部件可包括半导体区域(例如，半导电)；并且所述至少一个导电接触区域可从半导体区域伸出。

根据各种实施例，形成偏析抑制结构可包括在所述至少一个导电接触区域上方形成金属化并且构造所述金属化以形成偏析抑制结构的成核诱导形貌特征。

根据各种实施例，形成偏析抑制结构可包括在所述至少一个导电接触区域上方形成衬里并且构造所述衬里以形成偏析抑制结构的成核诱导形貌特征。

根据各种实施例，所述偏析抑制结构可包括钛或由钛形成。

根据各种实施例，所述偏析抑制结构可包括比所述至少一个导电接触区域大的粗糙度。

根据各种实施例，所述偏析抑制结构的粗糙度可大于所述至少一个导电接触区域中的两个导电接触区域之间的电子部件的表面的粗糙度。

根据各种实施例，由所述至少一个导电接触区域引起的(金属化或相应接触垫的)结晶界面的面密度可小于由偏析抑制结构引起的结晶界面的面密度。

根据各种实施例，(金属化或相应接触垫的)微晶的面密度可大于所述至少一个导电接触区域的成核诱导形貌特征的面密度。

根据各种实施例，形成接触垫可包括形成比具有成核诱导形貌特征的所述至少一个导电接触区域多的微晶。

根据各种实施例，形成接触垫可包括形成比所述至少一个导电接触区域的成核诱导形貌特征的面密度大的微晶的面密度。

根据各种实施例，由所述至少一个导电接触区域引起的(金属化或相应接触垫的)平均微晶尺寸可小于由偏析抑制结构引起的平均微晶尺寸。

根据各种实施例，所述偏析抑制结构的每个成核诱导形貌特征可包括伸出部和凹槽中的至少一个或由伸出部和凹槽中的至少一个形成。

根据各种实施例，所述偏析抑制结构的每个成核诱导形貌特征可包括至少一个边缘或由至少一个边缘形成。

根据各种实施例，所述偏析抑制结构可包括多个成核诱导形貌特征或由多个成核诱导形貌特征形成，所述多个成核诱导形貌特征被设置在所述至少一个导电接触区域和金属化或相应至少一个接触垫之间。

根据各种实施例，所述偏析抑制结构的两个形貌特征的距离可小于所述至少一个导电接触区域中的两个导电接触区域的距离。

根据各种实施例，所述偏析抑制结构的两个形貌特征的距离可小于所述至少一个导电接触区域的两个形貌特征的距离。

根据各种实施例，所述偏析抑制结构的两个形貌特征的距离可小于所述至少一个导电接触区域的两个伸出部的距离。

根据各种实施例，所述自偏析成分可包括至少两种不同金属(例如，包括所述至少两种不同金属的金属合金)或由至少两种不同金属(例如，包括所述至少两种不同金属的金属合金)形成。

根据各种实施例，所述自偏析成分可包括两种金属或由两种金属形成，所述两种金属在它们的标准电极电势的符号方面彼此不同。

根据各种实施例，所述自偏析成分可包括贵金属和基本金属或由贵金属和基本金属形成。

根据各种实施例，所述自偏析成分可包括至少两种金属或由至少两种金属形成，所述至少两种金属在它们的电负性方面相差大于或等于大约0.3。

根据各种实施例，所述自偏析成分可包括铜和铝中的至少一个或由铜和铝中的至少一个形成。

根据各种实施例，所述至少一个导电接触区域可包括镍和铝中的至少一个或由镍和铝中的至少一个形成。

根据各种实施例，所述至少一个导电接触区域可与电子部件的掺杂区域物理接触。

根据各种实施例，所述至少一个导电接触区域可与掺杂有所述至少一个导电接触区域的金属的电子部件的区域物理接触。

根据各种实施例，所述偏析抑制结构可与金属化或相应至少一个接触垫物理接触。

根据各种实施例，可通过加热金属化或相应至少一个接触垫(例如，高于偏析温度)来至少部分地引起自偏析成分的化学偏析。

根据各种实施例，所述方法还可包括：将金属化或相应至少一个接触垫加热至例如高于偏析温度。

根据各种实施例，所述电子部件可包括至少一个功率电子部件或由至少一个功率电子部件形成。

根据各种实施例，所述电子部件可包括二极管和晶体管中的至少一个或由二极管和晶体管中的至少一个形成。

根据各种实施例，所述电子部件可包括微机电系统或由微机电系统形成。

根据各种实施例，一种电子部件可包括下面各部分或由下面各部分形成：至少一个导电接触区域；接触垫，包括自偏析成分，被设置在所述至少一个导电接触区域上方；偏析抑制结构，被设置在接触垫和电子部件之间，其中偏析抑制结构可包括比所述至少一个导电接触区域多的成核诱导形貌特征以用于通过由成核诱导形貌特征定义的接触垫的结晶界面来扰乱自偏析成分的化学偏析。替代地或者另外(对于更多成核诱导形貌特征)，偏析抑制结构可包括比所述至少一个导电表面大的成核诱导形貌特征的面密度以便在空间上将自偏析成分的化学偏析限制于由成核诱导形貌特征的面密度定义的接触垫的微晶尺寸。

根据各种实施例，一种电子部件可包括下面各部分或由下面各部分形成：至少一个导电表面；金属化，包括自偏析成分，被设置在所述至少一个导电表面上方；偏析抑制结构，被设置在金属化和电子部件之间，其中偏析抑制结构可包括比所述至少一个导电接触区域多的成核诱导形貌特征以用于通过由成核诱导形貌特征定义的金属化的结晶界面来扰乱自偏析成分的化学偏析。替代地或者另外(对于更多成核诱导形貌特征)，偏析抑制结构可包括比所述至少一个导电表面大的成核诱导形貌特征的面密度以便在空间上将自偏析成分的化学偏析限制于由成核诱导形貌特征的面密度定义的金属化的微晶尺寸。

根据各种实施例，一种电子部件可包括下面各部分或由下面各部分形成：至少一个导电表面；金属化，包括铝青铜，被设置在所述至少一个导电表面上方；偏析抑制结构，被设置在金属化和电子部件之间，其中偏析抑制结构可包括比所述至少一个导电接触区域多的伸出部以用于通过由伸出部引起的金属化的结晶界面来扰乱自偏析成分的化学偏析。替代地或者另外(例如，对于更多伸出部)，偏析抑制结构可包括比所述至少一个导电表面大的伸出部的面密度以便在空间上将自偏析成分的化学偏析限制于由伸出部的面密度定义的金属化的微晶尺寸。

根据各种实施例，所述金属化和所述至少一个导电接触区域中的每一个的伸出部可满足成核诱导高度准则。

根据各种实施例，所述金属化可包括至少一个接触垫或由至少一个接触垫形成。

根据各种实施例，所述偏析抑制结构的每个成核诱导形貌特征可正好接触金属化的一个微晶或正好接触金属化的两个微晶。

根据各种实施例，所述偏析抑制结构的每个成核诱导形貌特征可正好接触金属化的一个结晶界面。

根据各种实施例，所述偏析抑制结构的至少一个成核诱导形貌特征可被设置在所述至少一个导电接触区域中的两个导电接触区域之间。

根据各种实施例，所述偏析抑制结构的至少一个成核诱导形貌特征可被设置在所述至少一个导电接触区域和金属化或相应至少一个接触垫之间。

根据各种实施例，所述至少一个导电接触区域可包括欧姆特性。

根据各种实施例，所述电子部件还可包括钝化层，所述钝化层被设置在电子部件上方，所述钝化层具有露出金属化或相应至少一个接触垫的至少一个开口。

根据各种实施例，所述电子部件还可包括金属化，所述金属化被设置在电子部件的与金属化或相应至少一个接触垫相对的一侧以便以电气方式接触电子部件。

根据各种实施例，所述至少一个接触垫可包括构造的金属化或由构造的金属化形成。

根据各种实施例，所述电子部件还可包括半导体区域(例如，半导电)；其中所述至少一个导电接触区域可从半导体区域伸出。

根据各种实施例，所述偏析抑制结构可包括构造的金属化或由构造的金属化形成，所述构造的金属化包括偏析抑制结构的成核诱导形貌特征。