封装基板及其制造方法与流程

本发明涉及一种封装基板的制作方法，特别涉及制造封装基板的电容层特征的方法。

背景技术：

通过集成电路的工艺技术演进，集成电路内关于布线密度、传输速率以及防止信号干扰等，可提升整体集成电路效能的相关需求也随之提高。其中，制造完成的集成电路必须通过后段工艺(backendofline，beol)以及封装等工艺，将集成电路与实际应用的电子元件间，做电性连接。然而，随着微缩工艺的进步，使得集成电路的体积不断缩减，其中较高阶的封装工艺所制成的封装体多半需应用集成电路载板(iccarrier)中介于集成电路与印刷电路板之间，作为封装基板。概括来说，集成电路载板通过内部线路连接集成电路与印刷电路板，用以沟通集成电路与印刷电路板间的信号，并同时赋予保护电路与散热等功能。由于来自集成电路与印刷电路板的信号需通过集成电路载板传递，因此，集成电路载板传递信号的品质，也对于集成电路整体的效能表现有实质的影响。

目前，市面上的集成电路载板，肇因于制造方法的限制，多数集成电路载板在图样化内部的电容薄膜时，会在电容薄膜形成的孔洞周边产生较为突出的部分，使得后续的工艺所产生的热能或应力易累积于其上，进而可能让电容薄膜所形成的孔洞发生孔裂或损坏。甚或，影响到集成电路载板的品质与良率。由此可见，上述现有的结构，显然仍存在不便与缺陷，而有待加以进一步改进。为了解决上述问题，相关领域莫不费尽心思来谋求解决之道，但长久以来一直未见适用的方式被发展完成。因此，如何能有效解决上述问题，实属当前重要研发课题之一，亦成为当前相关领域亟需改进的目标。

技术实现要素：

本发明的一方面是有关于一种封装基板制作方法，其利用先制造电容层的开口，再填入介电层与形成介电层内的通孔，使得介电层可隔绝在介电层的通孔与电容层、第一图样化电路之间。如此一来，可较好地避免电容层的开口在后续的工艺中因有较突出的部分而在其上累积过多的热能或应力，进而减少电容层的开口发生孔裂或损毁的情况。此外，也可让形成在介电层的通孔中的导电材料可较好地避免漏电或产生电容效应。因此，本发明的封装基板制作方法可提升封装基板的良率，降低封装基板的制作成本。

本发明提供一种封装基板制造方法包含提供基底，其中基底包含电容层、设置在电容层的第一侧的多个第一图样化电路以及设置在电容层相对第一侧的第二侧的至少一个第二图样化电路，其中第一图样化电路中两个相邻电路之间具有间隙，暴露电容层的第一区域，且第二图样化电路与第一区域至少部分重合；接下来在第一区域与第二图样化电路重合的部分内移除部分的电容层，以在电容层形成开口连通间隙；接下来在电容层的第一侧形成第一介电层，以填满间隙与开口，并覆盖第一图样化电路；以及部分移除间隙与开口中的第一介电层，以暴露部分第二图样化电路，其中未经移除的第一介电层包覆电容层与第一图样化电路，并定义第一通孔。

在本发明一个或多个实施方式中，上述的封装基板制造方法可还包含在第一通孔中填入导电材料，以在第一通孔中形成第一导通路径，连接第二图样化电路至第一介电层远离电容层的表面。

在本发明一个或多个实施方式中，上述的封装基板制造方法可还包含对应第一图样化电路中至少一个部分移除第一介电层，以形成第二通孔暴露第一图样化电路中的对应者。

在本发明一个或多个实施方式中，上述的封装基板制造方法可还包含在第二通孔中填入导电材料，以在第二通孔中形成第二导通路径，连接第一图样化电路中对应者至第一介电层远离电容层的表面。

在本发明一个或多个实施方式中，上述的封装基板制造方法可还包含形成第三图样化电路于第一介电层远离电容层的表面，并与第一导通路径及/或第二导通路径至少其中之一相接触。

在本发明一个或多个实施方式中，上述的封装基板的方法可还包含形成导电层在第一介电层远离电容层的表面上优先于部分移除第一介电层的步骤，其中封装基板制造方法可还包含移除导电层的一部分，并与第一介电层共同定义第一通孔。

在本发明一个或多个实施方式中，上述的第二图样化电路在第二侧实质上完全涵盖第一区域。

在本发明一个或多个实施方式中，上述的封装基板制造方法可还包含在电容层的第二侧形成第二介电层，以覆盖第二图样化电路。

本发明提供一种封装基板包含电容层、多个第一图样化电路、至少一个第二图样化电路、介电层以及导电材料。电容层具有第一侧、相对第一侧的第二侧以及开口。第一图样化电路设置在第一侧，且第一图样化电路中两个相邻电路之间具有间隙，其中开口位于间隙中。第二图样化电路设置在第二侧，且第二图样化电路至少覆盖开口。介电层设置在第一侧。在介电层内形成第一通孔。第一通孔穿过开口与间隙而抵达第二图样化电路，且介电层位于电容层与第一通孔之间。导电材料设置在第一通孔中，并延伸在第二图样化电路与介电层远离电容层的表面之间。其中，介电层隔绝于电容层与导电材料之间。

在本发明一个或多个实施方式中，上述的导电材料位于第一通孔中的部分的外缘与开口的内缘的距离可大于5μm。

在本发明一个或多个实施方式中，上述的介电层具有第二通孔对应第一图样化电路中至少一个形成于介电层内。导电材料可还设置在第二通孔中，并延伸在第一图样化电路的对应者与介电层远离电容层的表面之间。

本发明的封装基板及其制造方法，具有让电容层的开口避免在后续工艺中累积过多热能或应力，减少电容层的开口发生孔裂或损毁的有益效果。

附图说明

本发明的上述和其它目的、特征、优点与实施例，通过下方的实施例搭配相对应的附图能更明显易懂，必须要强调的是附图是绘示为本于实务，附图绘示的不同特征并非该特征的实际尺寸比例，必须了解到这些不同特征可能会因为解说的方便而放大或缩小其尺寸：

图1绘示依据本发明多个实施方式的封装基板的侧视剖面图。

图2至图9绘示依据本发明多个实施方式的封装基板在封装基板制作方法的不同阶段的侧视剖面图。

图10绘示依据本发明多个实施方式的封装基板制作方法的流程图。

除非有其它表示，在不同附图中相同的号码与符号通常被当作相对应的部件。这些附图的绘示为清楚表达这些实施方式的相关关联而非绘示该实际尺寸。

具体实施方式

以下将以附图说明本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，当一个元件被称为“在…上”时，它可泛指该元件直接在其它元件上，也可以是有其它元件存在于两者之中。相反地，当一个元件被称为“直接在”另一元件，它是不能有其它元件存在于两者之中间。如本文所用，词汇“及/或”包含了列出的关联项目中的一个或多个的任何组合。

此外，相对词汇，如“下”或“底部”与“上”或“顶部”，用来描述文中在附图中所示的一个元件与另一个元件的关系。相对词汇是用来描述装置在附图中所描述之外的不同方位是可以被理解的。例如，如果一附图中的装置被翻转，元件将会被描述原为位于其它元件的“下”侧将被定向为位于其它元件的“上”侧。例示性的词汇“下”，根据附图的特定方位可以包含“下”和“上”两种方位。同样地，如果一附图中的装置被翻转，元件将会被描述原为位于其它元件的“下方”或“之下”将被定向为位于其它元件上的“上方”。例示性的词汇“下方”或“之下”，可以包含“上方”和“上方”两种方位。

图1为依据本发明多个实施方式绘示的封装基板100的侧视剖面图。如图1所绘示，封装基板100包含电容层110、多个第一图样化电路120、第二图样化电路130、第一介电层140与导电材料150。电容层110具有第一侧112、相对第一侧112的第二侧114以及开口116。在多个实施方式中，第一图样化电路120设置在电容层110的第一侧112，且第一图样化电路120中两个相邻电路之间具有间隙122，其中开口116位于间隙122中。换句话说，开口116位于间隙122在电容层110的垂直投影以内。第二图样化电路130设置在电容层110的第二侧114，且第二图样化电路130至少覆盖开口116。第一介电层140设置于电容层110的第一侧112。在多个实施方式中，第一介电层140可具有第一通孔142形成于内。第一通孔142穿过间隙122与开口116而抵达第二图样化电路130，且未移除的第一介电层140位于电容层110与第一通孔142之间。在多个实施方式中，导电材料150设置在第一通孔142中，并延伸在第二图样化电路130与第一介电层140远离电容层110的表面之间。其中，第一介电层140隔绝于电容层110与导电材料150之间。在多个实施方式中，在间隙122中，未移除的第一介电层140位于第一图样化电路120与第一通孔142之间。同样地，第一介电层140也隔绝于第一图样化电路120与导电材料150之间。

由于封装基板100的电容层110与第一通孔142的内壁之间设置有第一介电层140，让第一介电层140可隔绝设置于第一通孔142中的导电材料150与电容层110之间，同时，也设置于导电材料150与第一图样化电路120之间。此外，在多个实施方式中，第一介电层140也可兼具绝缘层的功能。如此一来，第一介电层140可减少或避免自第二图样化电路130发送的电信号在通过第一通孔142中的导电材料150而传递至第一介电层140远离电容层110的表面时，在导电材料150处发生漏电现象或产生较大的电容感应，进而提升电信号传递的品质。甚或，也可降低对第一图样化电路120的电信号传递的影响。是故，在导电材料150与电容层110的开口116的内壁之间设置第一介电层140，可减少或避免封装基板100的电信号传递发生漏失或失真，进而提升电信号传递的品质。

此外，通过第一介电层140在间隙122与开口116中覆盖电容层110与电容层110位于开口116中的内壁，可避免在封装基板100形成导电材料150或第一通孔142等元件的过程中，因部分的制造流程，举例来说，像是激光成孔、除胶或镀铜等步骤，而在开口116的内壁产生热能或应力的累积。进一步地，当开口116因第一介电层140的覆盖而减少或避免热能或应力累积于其上时，可避免开口116发生孔裂或毁损等现象。进而，可较好地提升封装基板100的电性性质、制造品质与良率等。

在多个实施方式中，如图1所示，导电材料150位于第一通孔142中的部分的外缘与开口116的内缘的距离d可大于或等于5μm，但不限于此。举例来说，在其它的多个实施方式中，导电材料150位于第一通孔142中的部分的外缘与开口116的内缘的距离d小于10μm。在其它的多个实施方式中，距离d也可小于200μm，但不限于此。应了解到，本领域中普通技术人员，当可视实际需求，在不脱离本发明的精神与范围的情况下，对距离d做同等的改动与修饰。举例来说，距离d也可小于75μm、100μm、300μm或其它合适的距离等。只要封装基板100的导电材料150可通过与开口116间的第一介电层140隔绝电容层110，减少或避免导电材料150传递电信号时所发生的漏电现象或电容效应即可。

在多个实施方式中，第一介电层140具有第二通孔144对应第一图样化电路120中至少一个形成在第一介电层140内。在多个实施方式中，导电材料150可还设置在第二通孔144中，并延伸在第一图样化电路120的对应者与第一介电层140远离电容层110的表面之间。

在多个实施方式中，封装基板100可还包含第二介电层160，设置在封装基板100的第二侧114。在多个实施方式中，第二介电层160可包覆第二图样化电路130，以避免第二图样化电路130暴露于外界。在多个实施方式中，第一介电层140与第二介电层160可于同一工艺中形成。举例来说，压合工艺或其它合适的工艺。

在多个实施方式中，封装基板100可更包含第三图样化电路170，设置在导电材料150远离电容层110的表面。在多个实施方式中，第三图样化电路170可仅包含导电电极。在其它的多个实施方式中，第三图样化电路170也可包含导电电极及/或接地电极，但不限于此。在多个实施方式中，第二图样化电路130可作为接地电极。

图2至图9为分别依据本发明多个实施方式绘示的封装基板100在封装基板制作方法300(参照图10)的不同阶段的侧视剖面图。如图2所示，基材200可包含电容层110、第一导电层240以及第二导电层260。其中，第一导电层240设置在电容层110的第一侧112。第二导电层260设置在电容层110相对于第一侧112的第二侧114。在多个实施方式中，第一导电层240设置在位于第一侧112的电容层110表面。第二导电层260设置在位于第二侧114的电容层110表面。在多个实施方式中，电容层110的材料可包含环氧树脂(epoxy)与钛酸钡的混合物或其它合适的材料。举例来说，电容层110也可为膜状介电材(ajinomotobuild-upfilm,abf)。在多个实施方式中，第一导电层240与第二导电层260的材料可为铜、铜合金、银或其它合适的导电材料。

参照图3，在多个实施方式中，接下来分别图样化第一导电层240与第二导电层260，使得第一导电层240形成第一图样化电路120，以及第二导电层260形成第二图样化电路130，以形成基底200’。在多个实施方式中，第一图样化电路120形成在位于第一侧112的基底200’表面。第二图样化电路130形成在位于第二侧114的基底200’表面。其中，任何两个相邻的第一图样化电路120之间具有间隙122。间隙122暴露电容层110的第一区域110a。其中，第二图样化电路130与第一区域110a至少部分重合。在多个实施方式中，第二图样化电路130可在电容层110的第二侧114实质上完全涵盖第一区域110a，但不限于此。应了解到，本领域普通技术人员，当可视实际需求，在不脱离本发明的精神与范围的情况下，做同等的改动与修饰。只要第二图样化电路130与第一图样化电路120之间设置有电容层110即可。

参照图4，在多个实施方式中，接下来从第一侧112在第一区域110a与第二图样化电路130重合的部分内移除部分电容层110，以在电容层110的第一区域110a内形成开口116。开口116连通第一图样化电路120之间的间隙122。在多个实施方式中，可通过激光工艺或其它合适的工艺，移除第一区域110a内部分的电容层110。在多个实施方式中，第二图样化电路130可从第二侧114实质上完全覆盖开口116。在其它的实施方式中，第二图样化电路130也可从第二侧114覆盖部分的开口116。由于在进行钻孔或移除电容层110的工艺时，电容层110上未覆盖有介电层，例如是第一介电层140等，因此，可较容易地控制电容层110形成开口116的一端的构型，将如后详述。

在多个实施方式中，电容层110定义开口116的内壁具有向开口116中延伸的斜面。其中，斜面临近第二图样化电路130的部分突出于邻近第一图样化电路的部分，且斜面与第二图样化电路130的顶面间的夹角θ，被限制在30度至90度之间的范围。如此一来，可避免电容层110在开口116的内壁产生过细的凸角突出于电容层110的情况，甚至，更进一步地避免后续工艺所产生的热能或应力累积于电容层110所述的内壁上。是故，当电容层110在定义开口116的内壁向开口116中所延伸的斜面与第二图样化电路130的顶面间的夹角受到限制时，可减少或避免在所述的斜面累积热能或应力。进而，减少或避免累积的热能或应力造成开口116发生孔裂或毁损的情况。

参照图5，在多个实施方式中，接下来在电容层110的第一侧112形成第一介电层140。在多个实施方式中，第一介电层140填满间隙122与开口116，并覆盖第一图样化电路120。在多个实施方式中，也可在电容层110的第二侧114形成第二介电层160。第二介电层160覆盖第二图样化电路130。在多个实施方式中，第一介电层140与第二介电层160可在同一工艺中形成。在多个实施方式中，可通过自电容层110的第一侧112与第二侧114分别压合介电层，以形成第一介电层140与第二介电层160。

在多个实施方式中，还可形成导电层180在第一介电层140远离电容层110的表面上。在多个实施方式中，导电层180可与第一介电层140在不同的工艺中形成。在多个实施方式中，导电层180的材料可包含铜、铜合金或其它导电材料。

参照图6，在多个实施方式中，接下来自间隙122与开口116中部分地移除第一介电层140，以暴露部分的第二图样化电路130朝向第一侧112的表面。在多个实施方式中，未移除的第一介电层140可包覆电容层110与第一图样化电路120，并定义第一通孔142。在多个实施方式中，可先移除导电层180的一部分，再接续地移除部份的第一介电层140，并让导电层180与第一介电层140共同定义第一通孔142。

由于第一介电层140未移除的部分包覆电容层110定义开口116的内壁(像是图4中所述的斜面)与内壁连接电容层110等突出于电容层110的部分，使得电容层110的突出的部分可避免被暴露，进而减少或避免后续工艺所产生的热能或应力累积在电容层110突出的部分。举例来说，如后续形成导电材料的工艺中所产生的热能或应力。因此，先形成开口116后，再形成第一介电层140与第一通孔142的制造流程，可减少或避免因热能或应力累积而造成电容层110的开口116发生孔裂或毁损的情况。甚或，还可对应第一介电层140与电容层110使用不同的激光钻孔技术或其它钻孔技术，增加制造封装基板100的弹性。

在多个实施方式中，还可对应第一图样化电路120中至少一个部分移除第一介电层140与导电层180，以形成第二通孔144暴露第一图样化电路120中的对应者。在多个实施方式中，第一通孔142与第二通孔144可在同一工艺中被形成。在多个实施方式中，第一通孔142与第二通孔144也可在不同的工艺中被形成。

参照图7，在多个实施方式中，接下来在第一通孔142中填入导电材料150。导电材料150在第一通孔142中形成第一导通路径152，以将第二图样化电路130连接至第一介电层140远离电容层110的表面。在多个实施方式中，还可将导电材料150填入第二通孔144中，以在第二通孔144形成第二导通路径152，连接第一图样化电路120中对应者至第一介电层140远离电容层110的表面。

由于封装基板100的电容层110与第一通孔142之间设置有第一介电层140，让第一介电层140可作为绝缘层隔绝设置在第一通孔142中的导电材料150与电容层110。同样，第一图样化电路120与导电材料150也设置有第一介电层140隔绝彼此。如此一来，可通过第一介电层140减少或避免当第二图样化电路130的电信号通过第一通孔142中的导电材料150传递至第一介电层140远离电容层110的表面时，在导电材料150处发生漏电现象或较大的电容感应，而影响电信号的传递。甚或，漏电现象或较大的电容感应也可能影响第一图样化电路120的电信号传递。是故，在导电材料150与电容层110的开口116之间设置第一介电层140，可减少或避免封装基板100的电信号传递发生漏失或失真，进而提升电信号传递的品质。

参照图7、图8，在多个实施方式中，还可在导电层180上沉积更多的导电材料，以在第一介电层140远离电容层110的表面形成导电层180’。接下来在多个实施方式中，可图样化导电层180’形成第三图样化电路170。第三图样化电路170可与第一导通路径及/或第二导通路径其中至少一个相接触。甚或，参照图9，还可进一步形成第三图样化电路170的保护层175。

图10绘示依据本发明多个实施方式的封装基板制作方法的流程图。如图10所示，封装基板制作方法300从步骤s301开始，提供基底。在多个实施方式中，基底包含电容层、设置在电容层第一侧的多个第一图样化电路以及设置在电容层相对第一侧的第二侧的至少一个第二图样化电路。其中，第一图样化电路中两个相邻电路之间具有间隙，暴露电容层的第一区域，以及第二图样化电路与第一区域至少部分重合。接下来进行步骤s302，在第一区域与第二图样化电路重合的部分内移除部分的电容层，以在电容层形成开口连通间隙。接着，进行步骤s303，在电容层的第一侧形成第一介电层，以填满间隙与开口，并覆盖第一图样化电路。接下来进行步骤s304，部分移除间隙与开口中的第一介电层，以暴露部分的第二图样化电路，其中未经移除的第一介电层包覆电容层与第一图样化电路，并定义第一通孔。

综上所述，本发明的封装基板制造方法，其通过先制造电容层的开口，再填入介电层与形成介电层内的通孔，使得介电层可隔绝在介电层的通孔与电容层、第一图样化电路之间，可较好地避免电容层的开口在后续的工艺中因较突出而累积过多的热能或应力，减少电容层的开口发生孔裂或损毁的情况。此外，也可让后续形成在介电层的通孔中的导电材料较好地避免漏电或电容效应的产生。

虽然本发明已以实施方式说明如上，然其并非用以限定本发明，任何本发明所属领域中的普通技术人员，在不脱离本发明的精神和范围内，当可作各种的改动与润饰，因此本发明的保护范围当视权利要求所界定的为准。