1.一种用于在晶圆上制造半导体器件的方法，所述方法包括：
图案化所述晶圆上的多个鳍部；
形成围绕所述多个鳍部的浅沟槽隔离(STI)区；以及
蚀刻所述浅沟槽隔离区以形成具有鳍高度的所述多个鳍部，从而使得所述半导体器件具有期望的功耗；
其中，所述多个鳍部分别对应于所述半导体器件的多个finFET。
2.根据权利要求1所述的方法，其中，所述半导体器件的所述期望的功耗与所述鳍高度成正比。
3.根据权利要求1所述的方法，还包括：
在所述多个鳍部上方分别形成具有固定的栅极长度的多个栅极堆叠件。
4.根据权利要求1所述的方法，其中，当所述鳍高度大于45nm时，所述期望的功耗是第一功耗；当所述鳍高度在30nm至45nm的范围内时，所述期望的功耗是第二功耗；以及当所述鳍高度小于30nm时，所述期望的功耗是第三功耗，所述第一功耗大于所述第二功耗，并且所述第二功耗大于所述第三功耗。
5.根据权利要求1所述的方法，其中，图案化所述晶圆上的所述多个鳍部还包括：
形成所述多个鳍部以具有鳍宽度；
其中，所述多个鳍部中的每一个鳍部的有效宽度是所述鳍宽度和两倍的所述鳍高度的总长度，并且当所述多个鳍部中的每一个鳍部的所述有效宽度大于95nm时，所述期望的功耗是第一功耗；当所述多个鳍部中的每一个鳍部的所述有效宽度在75nm至95nm的范围内时，所述期望的功耗是第二功耗；以及当所述多个鳍部中的每一个鳍部的所述有效宽度小于75nm时，所述期望的功耗是第三功耗，所述第一功耗大于所述第二功耗，并且所述第二功耗大于所述第三功耗。
6.根据权利要求1所述的方法，其中，蚀刻所述浅沟槽隔离区以形成具有所述鳍高度的所述多个鳍部从而使得所述半导体器件具有所述期望的功耗包括：
使用掩模在所述晶圆上开槽除了所述浅沟槽隔离区以外的区域；以及
蚀刻所述浅沟槽隔离区以暴露具有所述鳍高度的所述多个鳍部以使得所述半导体器件具有特定的功耗。
7.一种用于在晶圆上制造finFET的方法，所述方法包括：
图案化所述晶圆上的鳍部；
形成围绕所述鳍部的浅沟槽隔离(STI)区；以及
蚀刻所述浅沟槽隔离区以形成具有鳍高度的所述鳍部，从而使得所述finFET具有期望的功耗；
其中，所述鳍高度是从所述浅沟槽隔离区的表面至所述鳍部的顶面的长度。
8.根据权利要求7所述的方法，其中，所述finFET的所述期望的功耗与所述鳍高度成正比。
9.根据权利要求7所述的方法，还包括：
在所述鳍部上方形成具有固定的栅极长度的栅极堆叠件。
10.一种用于调节半导体器件的功耗的方法，所述方法包括：
图案化所述晶圆上的多个鳍部；
形成围绕所述多个鳍部的浅沟槽隔离(STI)区；以及
蚀刻所述浅沟槽隔离区以形成具有多个不同鳍高度的所述多个鳍部，以用于调节所述半导体器件的所述功耗；
其中，所述多个鳍部对应于所述半导体器件的多个finFET。