横向高压功率器件的结终端结构的制作方法

本发明属于半导体技术领域，具体的说涉及一种横向高压功率器件的结终端结构。

背景技术：

高压功率集成电路的发展离不开可集成的横向高压功率半导体器件。横向高压功率半导体器件通常为闭合结构，包括圆形、跑道型和叉指状等结构。对于闭合的跑道型结构和叉指状结构，在弯道部分和指尖部分会出现小曲率终端，电场线容易在小曲率半径处发生集中，从而导致器件在小曲率半径处提前发生雪崩击穿，这对于横向高压功率器件版图结构提出了新的挑战。

公开号为CN102244092A的中国专利公开了一种横向高压功率器件的结终端结构，图1所示为器件的版图结构，器件终端结构包括漏极N⁺接触区、N型漂移区、P型衬底、栅极多晶硅、栅氧化层、P-well区、源极N⁺、源极P⁺。器件结构分为两部分，包括直线结终端结构和曲率结终端结构。直线结终端结构中，P-well区与N型漂移区相连，当漏极施加高电压时，P-well区与N型漂移区所构成的PN结冶金结面开始耗尽，轻掺杂N型漂移区的耗尽区将主要承担耐压，电场峰值出现在P-well区与N型漂移区所构成的PN结冶金结面。为解决高掺杂P-well区与轻掺杂N型漂移区所构成的PN结曲率冶金结面的电力线高度集中，造成器件提前发生雪崩击穿的问题，该专利采用了如图1所示的曲率结终端结构，高掺杂P-well区与轻掺杂P型衬底相连，轻掺杂P型衬底与轻掺杂N型漂移区相连，高掺杂P-well区与轻掺杂N型漂移区的距离为L_P。当器件漏极加高压时，器件源极指尖曲率部分轻掺杂P型衬底与轻掺杂N型漂移区相连，代替了高掺杂P-well区与轻掺杂N型漂移区所构成的PN结冶金结面，轻掺杂P型衬底为耗尽区增加附加电荷，既有效降低了由于高掺杂P-well区处的高电场峰值，又与N型漂移区引入新的电场峰值。由于P型衬底和N型漂移区都是轻掺杂，所以在同等偏置电压条件下，冶金结处电场峰值降低。又由于器件指尖曲率部分高掺杂P-well区与轻掺杂P型衬底的接触增大了P型曲率终端处的半径，缓解了电场线的过度集中，避免器件在源极指尖曲率部分的提前击穿，提高器件指尖曲率部分的击穿电压。同时，该专利所提出的结终端结构还应用在纵向超结结构器件中。图1为器件XY平面的结构示意图，由于曲率结终端部分漂移区的掺杂浓度相对P型衬底部分较高，P型衬底无法充分耗尽N型漂移区，在交界处引入较高的电场，导致P型衬底和N型漂移区构成的PN结提前击穿，因此器件的耐压不是最优化，可靠性也降低。

技术实现要素：

本发明所要解决的，就是针对传统器件曲率终端结构中N型漂移区无法被低浓度的P型衬底完全耗尽而导致的电荷不平衡与连接处电场曲率效应的缺陷，提出一种横向高压功率器件的结终端结构。

为实现上述目的，本发明采用如下技术方案：

一种横向高压功率器件的结终端结构，包括直线结终端结构和曲率结终端结构；

所述曲率结终端结构包括漏极N⁺接触区、N型漂移区、P型衬底、栅极多晶硅、栅氧化层、Pwell区、N型漂移区内部的P型区、源极P⁺接触区，P型区由内边界向外边界分成6₁、6₂….6_N N个子区域，相邻子区域之间填充N型漂移区，N型漂移区和P型区包括底部的方型区域和顶部的半圆区域，Pwell区上方是栅氧化层，栅氧化层的表面上方是栅极多晶硅；曲率结终端结构中的漏极N⁺接触区、N型漂移区、栅极多晶硅、栅氧化层、Pwell区分别与直线结终端结构中的漏极N⁺接触区、N型漂移区、栅极多晶硅、栅氧化层、Pwell区相连并形成环形结构，而子区域6₁、6₂….6_N都和直线结终端结构中N型漂移区2_b相连；其中，曲率结终端结构中的漏极N⁺接触区包围N型漂移区，N型漂移区内有环形栅极多晶硅、环形栅氧化层和环形Pwell区；子区域6₁、6₂….6_N的宽度分别为S₁、S₂….S_N，相邻子区域之间的距离分别为d₁、d₂….d_N-1，子区域6_N与N型漂移区的外边界距离为d_N，L_d为器件的漂移区长度，其中，d₁、d₂….d_N以及S₁、S₂….S_N的取值均在0到L_d-L_p之间，且

作为优选方式，直线结终端结构为single RESURF、double RESURF，triple RESURF结构其中的一种。

作为优选方式，所述直线结终端结构，包括：漏极N⁺接触区、N型漂移区2_b、P型衬底、栅极多晶硅、栅氧化层、P-well区、源极N⁺接触区、源极P⁺接触区；P-well区与N型漂移区2_b位于P型衬底的上层，其中P-well区位于中间，两边是N型漂移区2_b，且P-well区与N型漂移区2_b相连；N型漂移区2_b中远离P-well区的两侧是漏极N⁺接触区，P-well区的表面具有与金属化源极相连的源极N⁺接触区和源极P⁺接触区，其中源极P⁺接触区位于中间，源极N⁺接触区位于源极P⁺接触区两侧；源极N⁺接触区与N型漂移区2_b之间的P-well区表面的上方是栅氧化层，栅氧化层的表面的上方是栅极多晶硅，L_d为器件的漂移区长度，P-well区与N型漂移区2_b不相连且两者的间距为L_P。

作为优选方式，子区域6₁、6₂….6_N和P-well区共用同一掩膜版或者另加掩膜版进行P型杂质注入形成。

作为优选方式，曲率结终端结构中的N型漂移区下边界向中间延伸至与直线结终端结构中的N型漂移区2_b上边界连接。

作为优选方式，子区域6₁、6₂….6_N的宽度从S₁到S_N依次递减。

作为优选方式，相邻子区域之间的距离从d₁到d_N-1依次递增。

作为优选方式，曲率结终端结构中子区域6₁的内边界与N型漂移区内边界重合。

作为优选方式，曲率结终端结构中子区域6_N的外边界在N型漂移区外边界的内侧。

作为优选方式，结终端结构推结后在N型漂移区的表面或者体内形成单个或者多个P型杂质区6_a、6_b、6_c、…..，其宽度分别为a、b、c、……。

L_P的具体取值范围在数微米至数十微米之间，S₁、S₂、S₃……S_N的取值范围在数微米之内，距离从d₁到d_N取值范围在数微米之内。相较于传统结构，将子区域6₁、6₂、6₃…..6_N区在N型漂移区交叠注入，且S₁大于S₂，S₂大于S₃，…..,S_N-1大于S_N，可以有效的降低N型漂移区与P型衬底的电场峰值，并且可以有效缓解N型漂移区无法被低浓度的P型衬底完全耗尽而导致的电荷不平衡与连接处电场曲率效应的缺陷。在实际工艺中，P型区通过离子注入形成，在退火推结后，子区域6₁、6₂、6₃…..6_N区会扩散，由于d₁小于d₂，d₂小于d₃，……，d_N-2小于d_N-1，且S₁大于S₂，S₂大于S₃，注入的P型杂质浓度从中间到两端是逐渐降低的，所以，经过补偿后的N型漂移区的浓度从中间到两端是逐渐增加的，因此降低了N型漂移区与P型衬底交界处的浓度，使N型漂移区更好的被P型衬底耗尽，从而改善器件的耐压。同时，根据子区域6₁、6₂、6₃…..6_N区宽度的不同，注入的P型杂质浓度也不同，可以在不同的漂移区注入剂量下使得杂质更容易达到平衡；这样，在直线结终端结构和曲率结终端结构相连部分，电荷不平衡的问题得以改善，从而得到最优化的击穿电压。

本发明的有益效果为，本发明通过对曲率终端结构中的P型区采用多窗口注入进而对N型漂移区浓度进行杂质补偿，从而降低N型漂移区的浓度，使得N型漂移区被低浓度的P型衬底完全耗尽，避免器件提前击穿，从而得到最优化的击穿电压。

附图说明

图1为传统的横向高压功率半导体器件的终端结构示意图；

图2为本发明的横向高压功率器件的终端结构沿XY方向剖面示意图；

图3本发明的横向高压功率半导体器件的终端(N＝3时)推结后3D结构；

图4为本发明的直线结终端结构X方向的剖面示意图；

图5为本发明的曲率结终端结构Y方向的剖面示意图；

图6为本发明的终端结构和传统曲率终端结构等势线分布图，其中a为传统曲率终端结构等势线分布图，b为本发明的横向高压功率器件的终端结构等势线分布图。

图7为本发明的横向高压功率器件的终端结构和传统曲率终端结构的N型漂移区掺杂分布的对比图；

图8为本发明的横向高压功率器件的终端结构和传统曲率终端结构电场分布对比图。

1为漏极N⁺接触区，2为曲率结终端结构中的N型漂移区，2_b为直线结终端结构中的N型漂移区，3为P型衬底，4为栅极多晶硅，5为栅氧化层，6为P-well区，6₁、6₂….6_N为子区域，7为源极N⁺接触区，8为源极P⁺接触区，6_a、6_b、6_c、…..为P型杂质区。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

一种横向高压功率器件的结终端结构，包括直线结终端结构和曲率结终端结构；

所述曲率结终端结构包括漏极N⁺接触区1、N型漂移区2、P型衬底3、栅极多晶硅4、栅氧化层5、Pwell区6、N型漂移区2内部的P型区、源极P⁺接触区8，P型区由内边界向外边界分成6₁、6₂….6_N N个子区域，相邻子区域之间填充N型漂移区2，N型漂移区2和P型区包括底部的方型区域和顶部的半圆区域，Pwell区6上方是栅氧化层5，栅氧化层5的表面上方是栅极多晶硅4；曲率结终端结构中的漏极N⁺接触区1、N型漂移区2、栅极多晶硅4、栅氧化层5、Pwell区6分别与直线结终端结构中的漏极N⁺接触区1、N型漂移区2、栅极多晶硅4、栅氧化层5、Pwell区6相连并形成环形结构，而子区域6₁、6₂….6_N都和直线结终端结构中N型漂移区2_b相连；其中，曲率结终端结构中的漏极N⁺接触区1包围N型漂移区2，N型漂移区2内有环形栅极多晶硅4、环形栅氧化层5和环形Pwell区6；子区域6₁、6₂….6_N的宽度分别为S₁、S₂….S_N，相邻子区域之间的距离分别为d₁、d₂….d_N-1，子区域6_N与N型漂移区2的外边界距离为d_N，L_d为器件的漂移区长度，其中，d₁、d₂….d_N以及S₁、S₂….S_N的取值均在0到L_d-L_p之间，且

所述直线结终端结构，包括：漏极N⁺接触区1、N型漂移区2_b、P型衬底3、栅极多晶硅4、栅氧化层5、P-well区6、源极N⁺接触区7、源极P⁺接触区8；P-well区6与N型漂移区2_b位于P型衬底3的上层，其中P-well区6位于中间，两边是N型漂移区2_b，且P-well区6与N型漂移区2_b相连；N型漂移区2_b中远离P-well区6的两侧是漏极N⁺接触区1，P-well区6的表面具有与金属化源极相连的源极N⁺接触区7和源极P⁺接触区8，其中源极P⁺接触区8位于中间，源极N⁺接触区7位于源极P⁺接触区8两侧；源极N⁺接触区7与N型漂移区2_b之间的P-well区6表面的上方是栅氧化层5，栅氧化层5的表面的上方是栅极多晶硅4，L_d为器件的漂移区长度，P-well区6与N型漂移区2_b不相连且两者的间距为L_P。

直线结终端结构不仅可以为single RESURF结构，还可以为double RESURF结构、triple RESURF结构其中的一种。

子区域6₁、6₂….6_N和P-well区6共用同一掩膜版或者另加掩膜版进行P型杂质注入形成。

曲率结终端结构中的N型漂移区2下边界向中间延伸至与直线结终端结构中的N型漂移区2_b上边界连接。

子区域6₁、6₂….6_N的宽度从S₁到S_N依次递减。

相邻子区域之间的距离从d₁到d_N-1依次递增。

曲率结终端结构中子区域6₁的内边界与N型漂移区2内边界重合。作为另一种变形方式，曲率结终端结构中子区域6_N的外边界在N型漂移区2外边界的内侧。

结终端结构推结后在N型漂移区2的表面或者体内形成单个或者多个P型杂质区6_a、6_b、6_c、…..，其宽度分别为a、b、c、……。且a、b、c、……的大小可通过子区域6₁、6₂….6_N的宽度及注入剂量来进行调节。

L_P的具体取值范围在数微米至数十微米之间，S₁、S₂、S₃……S_N的取值范围在数微米之内，距离从d₁到d_N取值范围在数微米之内。相较于传统结构，将子区域6₁、6₂、6₃…..6_N区在N型漂移区2交叠注入，且S₁大于S₂，S₂大于S₃，…..,S_N-1大于S_N，可以有效的降低N型漂移区2与P型衬底3的电场峰值，并且可以有效缓解N型漂移区2无法被低浓度的P型衬底3完全耗尽而导致的电荷不平衡与连接处电场曲率效应的缺陷。在实际工艺中，P型区通过离子注入形成，在退火推结后，子区域6₁、6₂、6₃…..6_N区会扩散，由于d₁小于d₂，d₂小于d₃，……，d_N-2小于d_N-1，且S₁大于S₂，S₂大于S₃，注入的P型杂质浓度从中间到两端是逐渐降低的，所以，经过补偿后的N型漂移区2的浓度从中间到两端是逐渐增加的，因此降低了N型漂移区2与P型衬底3交界处的浓度，使N型漂移区2更好的被P型衬底3耗尽，从而改善器件的耐压。同时，根据子区域6₁、6₂、6₃…..6_N区宽度的不同，注入的P型杂质浓度也不同，可以在不同的漂移区注入剂量下使得杂质更容易达到平衡；这样，在直线结终端结构和曲率结终端结构相连部分，电荷不平衡的问题得以改善，从而得到最优化的击穿电压。

图3为N＝3时，本发明的横向高压功率器件的终端推结后3D结构；其推结后在N型漂移区2的体内形成单个P型杂质区6_a，其宽度为a。a的大小可通过子区域6₁、6₂、6₃区的宽度及注入剂量来进行调节。

图6为本发明的横向高压功率器件的终端结构和传统曲率终端结构等势线分布图，其中(a)为传统曲率终端结构等势线分布图，(b)为本发明的横向高压功率器件的终端结构等势线分布图。从图中可以看出，本发明的横向高压功率器件的终端结构等势线分布更为均匀，且耐压为705V，传统曲率终端结构耐压仅为664V。

图7为本发明的横向高压功率器件的终端结构和传统曲率终端结构的N型漂移区掺杂分布的对比图；由图7可以看出，此方法降低了N型漂移区2的浓度。

图8为本发明的横向高压功率器件的终端结构和传统曲率终端结构电场分布对比图。由图8可以看出，N型漂移区2与P型衬底3之间的电场峰值得到了改善。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。