一种基于LTPS的COMS器件及其制作方法与流程

本发明属于半导体技术领域，具体地说，尤其涉及一种基于LTPS的COMS器件及其制作方法。

背景技术：

LTPS(Low Temperature Poly-silicon，低温多晶硅)由于具有高迁移率，并且能用来制作CMOS器件，因而得到了广泛研究。

CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)由一个NMOS和PMOS组成。其中，由于NMOS器件中电子的迁移率太高，在强电场下容易产生热电子效应，从而将器件损坏。

现有技术中一种解决以上问题的方法是做LDD(Lightly Doped Drain，轻掺杂漏结构)结构的NMOS LTPS器件，但是由于引入了N--Si掺杂，多了一道工艺，结果增加了制作成本。

技术实现要素：

为解决以上问题，本发明提供了一种基于LTPS的COMS器件及其制作方法，用以降低电子流通速度，避免热电子效应。

根据本发明的一个方面，提供了一种基于LTPS的COMS器件，包括NMOS型LTPS，其中，

在NMOS型LTPS的沟道内设置有用以降低电子在沟道内流通速度的PN结，用以避免热电子效应。

根据本发明的一个实施例，在NMOS型LTPS的沟道两端设置有P型重掺杂区，用以在P型重掺杂区和NMOS型LTPS的沟道之间形成PN结。

根据本发明的一个实施例，在NMOS型LTPS的沟道内部设置有一P型重掺杂区，用以在P型重掺杂区和NMOS型LTPS的沟道之间形成PN结。

根据本发明的一个实施例，所述P型重掺杂区位于NMOS型LTPS的沟道的中间。

根据本发明的一个实施例，所述NMOS型LTPS还包括：

缓冲层，设置于NMOS型LTPS的沟道所在的沟道层下；

栅绝缘层，设置于NMOS型LTPS的沟道所在的沟道层和裸露的缓冲层上；

栅极层，设置于栅绝缘层上；

介质层，设置于栅极层及裸露的栅绝缘层上；

源漏极，设置于介质层上并与NMOS型LTPS的沟道两端连通。

根据本发明的一个实施例，所述NMOS型LTPS还包括：

缓冲层，设置于NMOS型LTPS的沟道所在的沟道层下；

栅绝缘层，设置于NMOS型LTPS的沟道所在的沟道层和裸露的缓冲层上；

栅极层，设置于栅绝缘层上；

介质层，设置于栅极层及裸露的栅绝缘层上；

源漏极，设置于介质层上并与NMOS型LTPS的沟道两端连通。

根据本发明的一个实施例，所述器件还包括一PMOS型LTPS，其中，所述PMOS型LTPS包括：

缓冲层，设置于基板上；

沟道层，设置于缓冲层上；

栅绝缘层，设置于PMOS型LTPS的沟道层和裸露的缓冲层上；

栅极层，设置于栅绝缘层上；

介质层，设置于栅极层及裸露的栅绝缘层上；

源漏极，设置于介质层上并与PMOS型LTPS的沟道两端连通。

根据本发明的另一个方面，还提供了一种用于制作基于LTPS的COMS器件的方法，包括：

在基板上形成缓冲层；

在缓冲层上对应PMOS区域和NMOS区域均形成PMOS型LTPS沟道层；

对NMOS区域的PMOS型LTPS沟道层的沟道进行N型轻掺杂处理以形成NMOS型LTPS沟道层；

对NMOS区域的LTPS沟道两端和PMOS区域的LTPS沟道两端进行P型重掺杂处理；

在NMOS型LTPS沟道层、PMOS型LTPS沟道层和裸露的缓冲层上形成栅绝缘层；

在栅绝缘层上形成栅极层；

在栅极层及裸露的栅绝缘层上形成介质层；

在介质层上形成源漏极。

根据本发明的又一个方面，还提供了一种用于制作基于LTPS的COMS器件的方法，包括：

在基板上形成缓冲层；

在缓冲层上对应PMOS区域和NMOS区域均形成PMOS型LTPS沟道层；

对NMOS区域的PMOS型LTPS沟道层的沟道中间区域进行P型重掺杂处理；

对NMOS区域的LTPS沟道层的沟道进行N型轻掺杂处理以形成NMOS型LTPS沟道层；

对NMOS型LTPS沟道层的沟道两端进行N型重掺杂处理；

对PMOS区域的LTPS沟道层的沟道两端进行P型重掺杂处理；

在NMOS型LTPS沟道层、PMOS型LTPS沟道层和裸露的缓冲层上形成栅绝缘层；

在栅绝缘层上形成栅极层；

在栅极层及裸露的栅绝缘层上形成介质层；

在介质层上形成源漏极。

根据本发明的再一个方面，还提供了一种用于制作基于LTPS的COMS器件的方法，包括：

在基板上形成缓冲层；

在缓冲层上对应PMOS区域和NMOS区域均形成PMOS型LTPS沟道层；

对NMOS区域的PMOS型LTPS沟道层的沟道中间区域进行P型重掺杂处理；

对NMOS区域的LTPS沟道层的沟道进行N型轻掺杂处理以形成NMOS型LTPS沟道层；

对PMOS区域的LTPS沟道层的沟道两端进行P型重掺杂处理；

对NMOS区域的LTPS沟道层的沟道两端进行N型重掺杂处理；

在NMOS型LTPS沟道层、PMOS型LTPS沟道层和裸露的缓冲层上形成栅绝缘层；

在栅绝缘层上形成栅极层；

在栅极层及裸露的栅绝缘层上形成介质层；

在介质层上形成源漏极。

本发明的有益效果：

本发明针对现有LDD工艺复杂的问题，通过在NMOS型LTPS沟道内设置PN结，从而降低电子流通速度，避免热电子效应。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要的附图做简单的介绍：

图1a是根据本发明的一个实施例的PMOS LTPS制作步骤对应的器件结构示意图；

图1b根据本发明的一个实施例的NMOS LTPS步骤对应的器件结构示意图；

图1c是根据本发明的一个实施例的P型重掺杂步骤对应的器件结构示意图；

图1d是根据本发明的一个实施例的栅绝缘层制作步骤对应的器件结构示意图；

图1e是根据本发明的一个实施例的栅极层制作步骤对应的器件结构示意图；

图1f是根据本发明的一个实施例的介质层制作步骤对应的器件结构示意图；

图1g是根据本发明的一个实施例的源漏极制作步骤对应的器件结构示意图；

图2a是根据本发明的一个实施例的PMOS LTPS制作步骤对应的器件结构示意图；

图2b是根据本发明的一个实施例的沟道P型重掺杂步骤对应的器件结构示意图；

图2c根据本发明的一个实施例的NMOS LTPS步骤对应的器件结构示意图；

图2d根据本发明的一个实施例的NMOS沟通N型轻掺杂步骤对应的器件结构示意图；

图2e是根据本发明的一个实施例的N型重掺杂步骤对应的器件结构示意图；

图2f是根据本发明的一个实施例的P型重掺杂步骤对应的器件结构示意图；

图2g是根据本发明的一个实施例的源漏极制作步骤对应的器件结构示意图。

具体实施方式

以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。

为解决现有技术中LDD工艺复杂的问题，本发明提出了一种解决NMOS型LTPS热载流子效应的COMS器件。

该COMS器件包括NMOS型LTPS，其中，在NMOS型LTPS的沟道设置有用以降低电子在沟道流通速度的PN结，用以避免热电子效应。

如图1g所示为根据本发明的一个实施例的NMOS型LTPS结构示意图。如图1g所示，该NMOS型LTPS由下至上依次包括：设置于基板GLA上的缓冲层，该缓冲层包括设置于基板GLA上的氮化硅SiNx层以及设置于SiNx层上的氧化硅SiOx层；设置于缓冲层上的NMOS型LTPS的沟道层，该沟道层包括N型沟道N-Si以及沟道两端、与源漏极连通的P型重掺杂区P+-Si；设置于NMOS型LTPS的沟道层和裸露的缓冲层上的栅绝缘层GI；设置于栅绝缘层GI上的栅极层，用于形成栅极图案G；设置于栅极层及裸露的栅绝缘层GI上的介质层ILD；设置于介质层ILD上并与NMOS型LTPS的沟道两端连通的源极S和漏极D。

具体的，如图1g所示，在源漏极与NMOS型LTPS接触的区域设置为P型重掺杂区P+-Si，而不是设置N型重掺杂区，可以在P型重掺杂区和NMOS型LTPS的沟道之间形成PN结。这样，LTPS的沟道区会形成P+NP+型的三极管的结构。其中P+表示P型重掺杂，N+表示N型重掺杂。当有电流从漏极D端移动向源极S端的时候，P+N形成的二极管正向导通，电流畅通无阻。但是，NP+形成了一个齐纳二极管，齐纳二极管的好处是形成很小的空乏区。电子穿过空乏区会减速。电子可以穿过空乏区，但不会像雪崩二极管那样将器件损伤。这样既解决了电子速度太大造成的热电子效应，并且解决了源漏极和LTPS接触的问题，省去了形成LDD结构时对应N型重掺杂N+和N型轻掺杂N-的两道光罩。

如图2g所示为根据本发明的另一个实施例的NMOS型LTPS结构示意图。如图2所示，在NMOS型LTPS的沟道区内部设置有一P型重掺杂区，用以在P型重掺杂区和NMOS型LTPS的沟道区形成PN结。在NMOS型LTPS的沟道中间进行P型重掺杂，形成NP+N三极管结构。该结构可以将P+型的LTPS比作栏杆，电子跨过栏杆需要损耗一定的速度，从而避免了热电子效应，并省却了N型轻掺杂N-所需的光罩。该NMOS型LTPS的沟道区的其他结构与图1g相同，此处不再详述。

在本发明的一个实施例中，该基于LTPS的COMS器件还包括一PMOS型LTPS。该PMOS型LTPS与NMOS型LTPS构成一个完整的COMS器件。如图1g和2g所示，该PMOS型LTPS由下至上依次包括：设置于基板GLA上的缓冲层，该缓冲层包括设置于基板GLA上的SiNx层以及设置于SiNx层上的SiOx层；设置于缓冲层上的PMOS型LTPS的沟道层，该沟道层包括P型沟道P-Si以及沟道区两端、与源漏极连通P型重掺杂区P+-Si；设置于PMOS型LTPS的沟道层和裸露的缓冲层上的栅绝缘层GI；设置于栅绝缘层GI上的栅极层，用于形成栅极图案G；设置于栅极层及裸露的栅绝缘层GI上的介质层ILD；设置于介质层ILD上并与PMOS型LTPS的沟道两端连通的源极S和漏极D。

根据本发明的另一个方面，还提供了一种用于制作基于LTPS的COMS器件的方法，具体包括以下几个步骤：

首先，在基板GLA上形成缓冲层。具体的，采用CVD(Chemical Vapor Deposition，化学气相沉积)成膜技术，在基板GLA上形成SiNx层，然后在SiNx层上形成SiOx层。

接着，在缓冲层上形成PMOS型LTPS沟道层和NMOS型LTPS沟道层。PMOS型LTPS沟道层包括P型沟道P-Si以及沟道两端、与源漏极连通的P型重掺杂区P+-Si；NMOS型LTPS沟道层包括N型沟道N-Si以及沟道两端、与源漏极连通的P型重掺杂区P+-Si。

具体的，在形成PMOS型LTPS沟道层和NMOS型LTPS沟道层时，首先在缓冲层上采用CVD成膜技术形成一层单晶硅a-Si膜，然后经曝光、刻蚀后形成a-Si硅岛图案，然后经ELA结晶形成P型LTPS，如图1a所示。然后，进行光阻涂布、曝光，对NMOS区域的LTPS进行N型轻掺杂处理，然后进行光阻剥离，形成NMOS型LTPS图案(NMOS型LTPS沟道层)，如图1b所示。接着，继续进行光阻涂布、曝光，对PMOS型LTPS沟道层和NMOS型LTPS沟道层上的a-Si硅岛图案的两端进行P型重掺杂，接着光阻剥离，从而形成P+-Si图案，如图1c所示。

接下来，采用CVD成膜技术在NMOS型LTPS和PMOS型LTPS的沟道层和裸露的缓冲层上形成栅绝缘层GI，如图1d所示。

接下来，在栅绝缘层GI上形成栅极层。具体的，在栅绝缘层GI上采用PVD技术形成一金属膜，然后经曝光、显影处理形成栅极，如图1e所示。

接下来，在栅极层及裸露的栅绝缘层上形成介质层ILD。具体的，采用CVD成膜技术形成介质层，然后经曝光、干法蚀刻形成IDL层图案，如图1f所示。

最后，在介质层IDL上形成源漏极。具体的，采用PVD成膜技术形成一层金属膜，并经曝光、显影处理形成源漏极图案。其中，源漏极通过过孔与NMOS型LTPS和PMOS型LTPS对应的源漏极区域连通，如图1g所示。

根据本发明的另一个方面，还提供了另外一种用于制作基于LTPS的COMS器件的方法，具体包括以下几个步骤：

首先，在基板GLA上形成缓冲层。具体的，采用CVD成膜技术，在基板GLA上形成SiNx层，然后在SiNx层上形成SiOx层。

接下来，在缓冲层上对应PMOS区域和NMOS区域均形成PMOS型LTPS沟道层，如图2a所示。

接下来，对NMOS区域的PMOS型LTPS沟道层的沟道内部一区域进行P型重掺杂处理，得到P型重掺杂区域P+-Si，如图2b所示。具体的，在PMOS型LTPS沟道层上涂布光阻PR，采用半遮光光罩照射NMOS区域的PMOS型LTPS沟道层的沟道内部一区域，优选沟道中间区域，从而将该部位光阻去除。接着，对该去除光阻的部位进行P型重掺杂，从而得到P型重掺杂的LTPS。

接下来，采用干刻蚀法，将NMOS对应的光阻刻蚀掉，PMOS的光阻保留，如图2c所示。

接下来，对NMOS区域的LTPS沟道进行N型轻掺杂处理，然后进行光阻剥离，形成NMOS型LTPS图案(NMOS型LTPS沟道层)，如图2d所示。

接下来，继续进行光阻涂布、曝光，对NMOS区域的LTPS的a-Si硅岛图案的两端进行N型重掺杂处理，接着光柱剥离，从而形成N+-Si图案，如图2e所示。

接下来，继续进行光阻涂布、曝光，对PMOS区域的LTPS的a-Si硅岛图案的两端进行P型重掺杂处理，接着光柱剥离，从而形成P+-Si图案，如图2f所示。

接下来，采用CVD成膜技术在NMOS型LTPS沟道层和PMOS型LTPS的沟道层和裸露的缓冲层上形成栅绝缘层GI。

接下来，在栅绝缘层GI上形成栅极层。具体的，在栅绝缘层GI上采用PVD技术形成一金属层，然后经曝光、显影处理形成栅极。

接下来，在栅极层及裸露的栅绝缘层上形成介质层ILD。具体的，采用CVD成膜技术形成介质层，然后经曝光、干法蚀刻形成IDL层图案。

最后，在介质层IDL上形成源漏极。具体的，采用PVD成膜技术形成一层金属膜，并经曝光、显影处理形成源漏极图案。其中，源漏极通过过孔与NMOS型LTPS和PMOS型LTPS对应的源漏极区域连通，如图2g所示。

在通过N型重掺杂形成N+-Si图案的步骤和通过P型重掺杂形成P+-Si图案的步骤，这两个步骤可以互换。

虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。