一种新型双向ESD器件及其制作方法与流程

本发明涉及半导体集成电路技术领域，特别是涉及一种基于NPN的新型双向ESD器件及其制作方法。

背景技术：

半导体集成电路从生产到封装、测试等整个生命周期的都会面临各种难以预知的静电环境，从而容易将静电引入到半导体集成电路，进而使得半导体集成电路产生静电损失，因此，半导体集成电路的设计不仅需要满足功能需求，还要具有一定的静电防护能力。

目前，在ESD(Electro-Static Discharge)保护设计领域，NPN三极管因具有ESD泄流能力强的特性而广受重视，但是该类器件存在两个严重缺陷限制了其应用：第一个缺陷是snapback(回滞效应)的触发电压很高，因为其触发电压主要受N结对P阱的反向击穿电压限制；第二个缺陷是snapback(回滞效应)的维持电压很低，很容易导致闩锁效应。正对这两个缺陷，产业界提出了各种方案来改善其snapback(回滞效应)的性能。如图1所示的静电防护结构是最接近的现有技术方案，该方案通过在N结下方注入一道P型的ESD_IMP，形成垂直的NPN，同时NPN的集电极再串联上一个并联的二极管和电阻，来提高该NPN snapback(回滞效应)的维持电压。具体地，现有技术NPN型ESD器件包括硅氧化层(OXIDE)10、高浓度N型掺杂(N+)20、高浓度N型掺杂(N+)22、高浓度P型掺杂(P+)24、高浓度N型掺杂(N+)26、ESD植入层(ESDIMP)40、N阱(N-Well)60、P阱(P-Well)70、电阻R。

整个ESD器件置于P阱(P-Well)70中，在P阱(P-Well)70中生成两个N阱(N-Well)60，两个N阱(N-Well)60间仍由P阱(P-Well)70隔离(两个N阱(N-Well)60不能重叠)，高浓度N型掺杂(N+)20、高浓度N型掺杂(N+)22置于左边N阱(N-Well)60上部，高浓度N型掺杂(N+)20、左边N阱(N-Well)60与高浓度N型掺杂(N+)22构成NPN结构，高浓度N型掺杂(N+)22为NPN的集电极，高浓度N型掺杂(N+)20为NPN的发射极，高浓度P型掺杂(P+)24、高浓度N型掺杂(N+)26置于右边N阱(N-Well)60上部，高浓度P型掺杂(P+)24、高浓度N型掺杂(N+)26构成二极管结构，高浓度N型掺杂(N+)20、高浓度N型掺杂(N+)22、高浓度P型掺杂(P+)24、高浓度N型掺杂(N+)26间用硅氧化层(OXIDE)10隔离，ESD植入层(ESD IMP)40置于NPN的集电极(高浓度N型掺杂(N+)22)下方；用金属连接高浓度N型掺杂(N+)22、高浓度P型掺杂(P+)24至电阻R的一端，电阻R的另一端连接至高浓度N型掺杂(N+)26即ESD阴极K，高浓度N型掺杂(N+)20为ESD器件的阳极A。

其中，P阱(P-Well)70用于将整个ESD器件与其他器件隔离，N阱(N-Well)60用于将左边的NPN结构与右边的二极管结构隔离。

图2为图1的等效原理图，从阳极A向右看，由于N阱(N-Well)60相对于N+掺杂可以看作P掺杂，若无ESD植入层(ESD IMP)40，NPN型ESD器件等效为一个NPN三极管串联一个二极管与电阻并联网络，在集电极N结下加入ESD植入层(ESD IMP)40减小了snapback(回滞效应)的触发电压。

然而，上述结构中N阱和ESD_IMP的反向击穿电压仍然比较高，这导致了该NPN的snapback(回滞效应)的触发电压也仍然比较高，而且因为该NPN串联的二极管是单向的，所以该静电防护结构只具备单向泄流能力。

技术实现要素：

为克服上述现有技术存在的不足，本发明之目的在于提供一种新型双向ESD器件及其制作方法，其通过将该ESD器件的NPN三极管的集电极和发射极下方都注入P型掺杂(ESD_IMP)，进一步降低了垂直方向的NPN snapback(回滞效应)的触发电压，从而达到降低整个静电防护结构的触发电压的目的，另外由于该NPN结构也是左右对称结构，而且将该NPN串联的一个单向二极管换成双向二极管，使得该新型双向ESD器件具有双向泄流能力。

为达上述及其它目的，本发明提出一种新型双向ESD器件，该ESD器件包括：

半导体基体和设置于所述半导体基体中的P阱；

生成于所述P阱中一侧的N阱；

设置于所述P阱另一侧的NPN三极管结构以及设置于所述N阱中的双向二极管结构；

设置于所述NPN三极管结构的集电极和发射极下的ESD植入层。

进一步地，高浓度N型掺杂(20)、高浓度N型掺杂(22)设置于所述P阱另一侧的上部，所述高浓度N型掺杂(20)、所述P阱另一侧的上部与所述高浓度N型掺杂(22)构成所述NPN三极管结构。

进一步地，所述高浓度N型掺杂(22)为NPN的集电极，所述高浓度N型掺杂(20)为NPN的发射极，第一ESD植入层(40)置于所述高浓度N型掺杂(20)下方，第二ESD植入层(42)置于所述高浓度N型掺杂(22)下方。

进一步地，高浓度P型掺杂(24)、高浓度N型掺杂(26)以及高浓度P型掺杂(28)、高浓度N型掺杂(34)置于所述N阱60上部，所述高浓度P型掺杂(24)、高浓度N型掺杂(26)构成二极管结构，所述高浓度P型掺杂(28)、高浓度N型掺杂(34)构成另一二极管结构。

进一步地，所述高浓度N型掺杂(20)、高浓度N型掺杂(22)、高浓度P型掺杂(24)、高浓度N型掺杂(26)、高浓度P型掺杂(28)、高浓度N型掺杂(34)间用硅氧化层(10)隔离。

进一步地，利用金属连接所述高浓度N型掺杂(22)、高浓度P型掺杂(24)、高浓度N型掺杂(34)至电阻的一端，该电阻的另一端连接至所述高浓度N型掺杂(26)、高浓度P型掺杂(28)，所述高浓度N型掺杂(20)为所述ESD器件的阳极。

进一步地，所述N阱设置于所述P阱右侧，所述NPN三极管结构形成于所述P阱的左上部。

为达到上述目的，本发明还提供一种新型双向ESD器件的制作方法，包括如下步骤：

步骤一，提供半导体基体；

步骤二，在半导体基体中形成P阱；

步骤三，于所述P阱的一侧生成一N阱，于所述P阱的另一侧生成NPN三极管结构；

步骤四，于所述N阱中生成双向的二极管结构；

步骤五，于所述NPN三极管结构的集电极和发射极下分别设置ESD植入层。

进一步地，于步骤三中，将高浓度N型掺杂(20)、高浓度N型掺杂(22)设置于所述P阱另一侧的上部，所述高浓度N型掺杂(20)、所述P阱另一侧的上部与所述高浓度N型掺杂(22)构成所述NPN三极管结构。

进一步地，于步骤四中，将高浓度P型掺杂(24)、高浓度N型掺杂(26)以及高浓度P型掺杂(28)、高浓度N型掺杂(34)置于所述N阱60上部，所述高浓度P型掺杂(24)、高浓度N型掺杂(26)构成二极管结构，所述高浓度P型掺杂(28)、高浓度N型掺杂(34)构成另一二极管结构。

与现有技术相比，本发明一种新型双向ESD器件及其制作方法，其通过将该ESD器件的NPN三极管的集电极和发射极下方都注入P型掺杂(ESD_IMP)，进一步降低了垂直方向的NPN snapback(回滞效应)的触发电压，从而达到降低整个静电防护结构的触发电压的目的，另外由于该NPN结构也是左右对称结构，而且将该NPN串联的一个单向二极管换成双向二极管，使得该新型静电防护结构具有双向泄流能力。

附图说明

图1为现有技术的静电防护结构的示意图；

图2为图1的等效原理图；

图3为本发明一种新型双向ESE器件之较佳实施例的电路结构图；

图4为本发明较佳实施例的等效原理图；

图5为本发明一种新型双向ESD器件的制作方法的步骤流程图；

图6为本发明的应用场景示意图。

具体实施方式

以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。

图3为本发明一种新型双向ESD器件之较佳实施例的电路结构图。如图1所示，本发明一种新型ESD器件，包括一NPN型三极管、与之串联的电阻R以及与电阻并联的二极管，具体地，该新型ESD器件包括半导体基体(未示出)，和设置于半导体基体中的阱70，在本发明较佳实施例中，阱70为P阱(P-Well)，在P阱(P-Well)70的右侧生成一个N阱(N-Well)60，高浓度N型掺杂(N+)20、高浓度N型掺杂(N+)22置于P阱(P-Well)70左上部，高浓度N型掺杂(N+)20、P阱(P-Well)70的左上部与高浓度N型掺杂(N+)22构成NPN三极管结构，高浓度N型掺杂(N+)22为NPN的集电极，高浓度N型掺杂(N+)20为NPN的发射极，高浓度P型掺杂(P+)24、高浓度N型掺杂(N+)26置于右边N阱(N-Well)60上部，高浓度P型掺杂(P+)24、高浓度N型掺杂(N+)26构成二极管结构，高浓度P型掺杂(P+)28、高浓度N型掺杂(N+)34构成另一二极管结构，高浓度N型掺杂(N+)20、高浓度N型掺杂(N+)22、高浓度P型掺杂(P+)24、高浓度N型掺杂(N+)26、高浓度P型掺杂(P+)28、高浓度N型掺杂(N+)34间用硅氧化层(OXIDE)10隔离，ESD植入层(ESD_IMP)40置于NPN的发射极(高浓度N型掺杂(N+)20)下方，ESD植入层(ESD_IMP)42置于NPN的集电极(高浓度N型掺杂(N+)22)下方；用金属连接高浓度N型掺杂(N+)22、高浓度P型掺杂(P+)24、高浓度N型掺杂(N+)34至电阻R的一端，电阻R的另一端连接至高浓度N型掺杂(N+)26、高浓度P型掺杂(P+)28即本发明新型双向ESD器件的阴极K，高浓度N型掺杂(N+)20为本发明新型双向ESD器件的阳极A。

其中，P阱(P-Well)70用于将整个ESD器件与其他器件隔离，N阱(N-Well)60用于将左边的NPN三极管结构与右边的两个二极管结构隔离。

图4为本发明较佳实施例的等效原理图，从图3的剖面图左边阳极A向右看，若无ESD植入层(ESD IMP)40、ESD植入层(ESD IMP)42，本发明新型双向ESD器件等效为一个NPN三极管串联一个二极管与电阻并联网络，该二极管与电阻并联网络中两个二极管反向后与电阻R并联，在发射极N结和集电极N结下分别加入ESD植入层(ESD IMP)40、ESD植入层(ESD IMP)42比集电极N结下加入ESD植入层(ESD IMP)40在进一步减小了snapback(回滞效应)的触发电压，增加双向并联二极管实现了ESD双向保护。

图5为本发明一种新型ESD器件的制作方法的步骤流程图。如图5所示，本发明一种新型ESD器件的制作方法，包括如下步骤：

步骤501，提供半导体基体；

步骤502，在半导体基体中形成阱70，在本发明中，在半导体基体中形成P阱70。

步骤503，于P阱70的一侧生成一N阱60，于P阱70的另一侧生成NPN三极管结构。具体地说，将高浓度N型掺杂(N+)20、高浓度N型掺杂(N+)22置于P阱(P-Well)70左上部，高浓度N型掺杂(N+)20、P阱(P-Well)70的左上部与高浓度N型掺杂(N+)22构成NPN三极管结构，高浓度N型掺杂(N+)22为NPN的集电极，高浓度N型掺杂(N+)20为NPN的发射极。

步骤504，于N阱60中生成双向的二极管结构。具体地说，将高浓度P型掺杂(P+)24、高浓度N型掺杂(N+)26、高浓度P型掺杂(P+)28、高浓度N型掺杂(N+)34置于右边N阱(N-Well)60上部，其中高浓度P型掺杂(P+)24、高浓度N型掺杂(N+)26构成二极管结构，高浓度P型掺杂(P+)28、高浓度N型掺杂(N+)34构成另一二极管结构，两个二极管结构构成双向二极管，高浓度N型掺杂(N+)20、高浓度N型掺杂(N+)22、高浓度P型掺杂(P+)24、高浓度N型掺杂(N+)26、高浓度P型掺杂(P+)28、高浓度N型掺杂(N+)34间用硅氧化层(OXIDE)10隔离。

步骤505，将ESD植入层(ESD_IMP)40置于该NPN三极管发射极(高浓度N型掺杂(N+)20)下方，ESD植入层(ESD_IMP)42置于该NPN三极管集电极(高浓度N型掺杂(N+)22)下方。

步骤506，利用金属连接高浓度N型掺杂(N+)22、高浓度P型掺杂(P+)24、高浓度N型掺杂(N+)34至电阻R的一端，电阻R的另一端连接至高浓度N型掺杂(N+)26、高浓度P型掺杂(P+)28即本发明新型双向ESD器件的阴极K，高浓度N型掺杂(N+)20为本发明新型双向ESD器件的阳极A

本发明是在已有的图1所示的静电防护结构的基础上，将该NPN三极管的集电极和发射极下方都注入P型ESD IMP，并且将该NPN下方的N阱转成P阱，因为集电极的N结的N型离子注入剂量比N阱的N型离子注入剂量要高很多，所以，N结对ESD IMP的反向击穿电压比N阱对ESD IMP的反向击穿电压要低很多，所以可以进一步降低垂直方向的NPN snapback(回滞效应)的触发电压，从而达到降低整个静电防护结构的触发电压，另外该NPN结构也是左右对称结构，而且将该NPN串联的一个单向二极管换成双向二极管，所以该新型静电防护结构具有双向泄流能力。

可以将本发明的新型双向ESD器件应用到ESD保护电路中的输入输出端的保护电路中和电源对地的保护电路中，来提升芯片整体的ESD防护能力，如图6所示。

综上所述，本发明一种新型双向ESD器件及其制作方法，其通过将该ESD器件的NPN三极管的集电极和发射极下方都注入P型掺杂(ESD_IMP)，进一步降低了垂直方向的NPN snapback(回滞效应)的触发电压，从而达到降低整个静电防护结构的触发电压的目的，另外由于该NPN结构也是左右对称结构，而且将该NPN串联的一个单向二极管换成双向二极管，使得该新型双向ESD器件具有双向泄流能力。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。