包括多个像素的图像传感器和形成像素的方法与流程

本申请要求提交于2015年11月9日、由Daniel Tekleab发明的名称为“Pixels with Photodiodes Formed from Epitaxial Silicon”(具有由外延硅形成的光电二极管的像素)的美国临时申请No.62/252775的优先权，该申请以引用方式并入本文，并且据此要求该申请的共同主题的优先权。

技术领域

本发明涉及图像传感器，更具体地讲，涉及形成用于图像传感器的光电二极管。

背景技术：

数字照相机通常设置有数字图像传感器，例如CMOS图像传感器。数字照相机可以是独立的设备，也可包括在电子设备(例如移动电话或计算机)中。典型的CMOS图像传感器具有包括数千或数百万像素的图像传感器像素阵列。每个像素通常包括光传感器，诸如光电二极管，所述光传感器接收入射光子(入射光)并把光子转变为电信号。

在某些情况下，图像传感器可用于捕获近红外光。近红外光可在被转换成电信号之前穿透深入光电二极管中。因此，为了确保精确感测近红外光，需要深光电二极管。通常情况下，光电二极管是通过在硅衬底中注入n型或p型离子而形成的。然而，就近红外应用而言，需要大量的能量将离子注入得足够深。这些高能量注入物可对硅衬底造成明显损坏，从而引起大量的热噪点和暗电流。这可能对图像传感器的性能造成不利影响。

因此，期望能够提供用于在图像传感器中形成深光电二极管的改进方法。

附图说明

图1为根据本发明实施方案的具有图像传感器的示例性电子设备的示意图。

图2是根据本发明实施方案的示例性图像传感器像素阵列的顶视图。

图3是根据本发明实施方案的示例性图像传感器像素阵列的一部分的顶视图。

图4是根据本发明实施方案的可用于图像传感器像素阵列中的示例性滤色器组件的顶视图。

图5是根据本发明实施方案的示例性梯度衬底的横截面侧视图。

图6是根据本发明实施方案的具有栅极氧化物和栅极多晶硅的图5的梯度衬底的横截面侧视图。

图7是根据本发明实施方案的具有n阱和隔离区的图6的像素的横截面侧视图。

图8是根据本发明实施方案的已将栅极多晶硅图案化并且已注入另外的n阱之后图7的像素的横截面侧视图。

图9是根据本发明实施方案的已完成后段工艺并且已附接晶圆处理台之后图8的像素的横截面侧视图。

图10是根据本发明实施方案的已将晶圆翻转并且将硅衬底减薄之后图9的像素的横截面侧视图。

图11是根据本发明实施方案的已在衬底中蚀刻沟槽之后图10的像素的横截面侧视图。

图12是根据本发明实施方案的已在沟槽中生长掺杂外延硅之后图11的像素的横截面侧视图。

图13是根据本发明实施方案的已形成滤色器组件和微透镜之后图12的像素的横截面侧视图。

图14是根据本发明实施方案的示出掺杂外延硅可如何生长形成用于像素的光电二极管的示例性步骤的列表。

图15是根据本发明实施方案的示出掺杂外延硅可如何生长形成用于像素的光电二极管的示例性步骤的列表。

图16是根据本发明实施方案的示例性梯度衬底的横截面侧视图。

图17是根据本发明实施方案的已在衬底中形成沟槽之后图16的衬底的横截面侧视图。

图18是根据本发明实施方案的已在沟槽中生长掺杂外延硅之后图17的像素的横截面侧视图。

图19是根据本发明实施方案的示出另外的外延硅可如何任选地生长的图18的像素的横截面侧视图。

图20是根据本发明实施方案的具有栅极氧化物、图案化栅极多晶硅、n阱和隔离区的图19的像素的横截面侧视图。

图21是根据本发明实施方案的已完成后段工艺并且已附接晶圆处理台之后图20的像素的横截面侧视图。

图22是根据本发明实施方案的示出掺杂外延硅可如何生长形成用于像素的光电二极管的示例性步骤的列表。

具体实施方式

数字图像传感器被广泛用于数字照相机和电子设备(例如移动电话、计算机和计算机配件)中。具有图像传感器12以及存储和处理电路14的示例性电子设备10示于图1中。电子设备10可以是数字照相机、计算机、计算机配件、移动电话或其他电子设备。图像传感器12可以是包括镜头的相机模块的一部分，也可设置在具有单独镜头的电子设备中。在操作期间，镜头将光聚焦到图像传感器12上。图像传感器可用于检测可见光或其他类型的光。图像传感器可例如检测近红外光。图像传感器12可具有图像传感器像素阵列，该图像传感器像素阵列包括将光转换成数字数据的光敏组件，例如光电二极管。图像传感器可具有任何数量(如，数百、数千、数百万或更多)的像素。典型的图像传感器可(例如)具有数百万的像素(如，百万像素)。

可将来自图像传感器12的图像数据提供给存储和处理电路14。存储和处理电路14可处理传感器12所捕获的数字图像数据。经过处理的图像数据可保存在电路14中的存储装置内。也可将经过处理的图像数据提供给外部装置。存储和处理电路14可包括存储组件，例如存储器集成电路、构成其他集成电路(例如微处理器、数字信号处理器或专用集成电路)的一部分的存储器、硬盘存储装置、固态磁盘驱动器存储装置、可移动媒体或其他存储装置电路。存储和处理电路14中的处理电路可基于一个或多个集成电路，例如微处理器、微控制器、数字信号处理器、专用集成电路、整合到相机模块中的图像处理器、其他基于硬件的图像处理电路、这些电路的组合等等。如果需要，图像传感器12和处理电路14可使用单个集成电路来实现或可使用不同的集成电路来实现。

示例性图像传感器像素阵列12示于图2中。图2的图像传感器12具有图像像素16阵列。像素16通常按行和列排列。每个像素包括光敏组件(例如光电二极管)和对应的电子部件(例如，晶体管、电荷存储组件和用于路由电信号的互连线路)。

图3是示出了图像传感器像素16阵列的一部分的示意图。在图3的例子中，每个像素16具有光电二极管18。光电二极管18可在衬底30中形成。光子可撞击光电二极管18并生成电荷。可通过暂时导通转移栅极20而将电荷转移到浮动扩散区22。像素16内的光电二极管18可被隔离区24分隔开。隔离区26可使光电二极管18与阵列晶体管分隔开，并使其与相邻像素分隔开。

如果需要，每个像素16可包括单独的浮动扩散节点。在图3的例子中，四个像素16共享浮动扩散节点22，但这仅仅是示例性的。

衬底30可以是硅衬底或硅锗衬底。衬底30可以例如是掺杂衬底，例如p型衬底或p+衬底。衬底30可具有外延层，例如p型或n型外延层。衬底30还可以是沿着衬底具有不同掺杂水平的梯度衬底。隔离区24和26可以是p阱区或n阱区。

在某些实施方案中，入射光可在照射到图3的其中一个光电二极管18上之前穿过滤色器。图4是可为图3的像素16过滤光的示例性滤色器组件的顶视图。图4的滤色器图案具有红色(R)、绿色(G)和蓝色(B)滤色器组件52，并且有时称为Bayer图案。然而，图4的图案仅仅是示例性的。如果需要，可使用其他图案和/或其他滤色器组件(例如，具有不同光谱响应的滤色器组件)。例如，可使用透过红外光或近红外光的滤色器。每个滤波器组件可具有用于将光聚焦到底层感光区域的相应微透镜。

在某些实施方案中，可期望图像传感器12能够检测近红外光(NIR)。有效地检测近红外光可需要深光电二极管。为了形成可在近红外光应用中使用的深光电二极管，可在如图5所示的步骤102处设置衬底，例如衬底130。衬底130可以是硅衬底或硅锗衬底。衬底130可以例如是掺杂衬底，例如p型衬底或n型衬底。衬底130可以是外延硅层，例如p型或n型外延层。衬底130有时可被称为晶圆。

在某些实施方案中，衬底130可以是具有不同掺杂浓度的梯度衬底。例如，区域132可具有第一掺杂浓度，区域134可具有第二掺杂浓度，区域136可具有第三掺杂浓度。可对区域132进行轻度掺杂，区域134的掺杂浓度可高于区域132的掺杂浓度，并且区域136的掺杂浓度可高于区域132和134的掺杂浓度。可用硼对区域132、134和136进行掺杂。区域134的硼浓度可介于10¹⁶cm^-3和10¹⁷cm^-3之间。在某些实施方案中，区域134的硼浓度可为5×10¹⁶cm^-3。区域136的硼浓度可介于10¹⁸cm^-3和10¹⁹cm^-3之间。在某些实施方案中，区域136的硼浓度可为3×10¹⁸cm^-3。这些浓度仅仅是示例性的，可使用任何所需的掺杂浓度。用作掺杂物的硼的例子也是示例性的，可使用任何其他所需的掺杂物。区域132、134和136可具有任何所需的厚度。在某些实施方案中，区域132的厚度可为约0.5μm，区域134的厚度可为约5.0μm，区域136的厚度可为约1.0μm。如果需要，可使用其他厚度。

在图6的步骤104处，衬底130可设置有栅极氧化物138和栅极多晶硅140。可使用任何所需的方法在衬底130上形成栅极氧化物138和栅极多晶硅140。

在图7的步骤106处，衬底130可设置有n阱注入物以及p阱隔离。可通过将n型掺杂物注入到衬底130中来形成n阱142。例如，可用磷或砷掺杂物来形成n阱142。可通过将p型掺杂物注入到衬底130中来形成隔离区144。例如，可用硼作为掺杂物来形成隔离区144。n阱142可插置在隔离区144之间，以将n阱142与某些阵列晶体管以及相邻像素分隔开。隔离区144可部分包围n阱142或完全包围n阱142(例如，隔离区144可包围n阱的两个侧面、四个侧面、少于四个侧面、多于四个侧面或者n阱142的所有侧面)。隔离区防止电荷泄漏到相邻像素的n阱中。发生电荷泄漏被称为串扰，可在由图像传感器产生的图像中形成伪影。

在图8的步骤108处，可使用任何所需方法将栅极多晶硅140图案化。栅极多晶硅140可用作像素中的转移栅极。可形成另外的区域146。区域146可以是电荷存储区，例如浮动扩散区。如果需要，浮动扩散区146可以是n阱。栅极多晶硅140可用作将电荷转移到浮动扩散区146的转移栅极。在步骤108处，还可形成p+钉扎层148。此外，还可形成n阱150。例如，可通过注入磷或砷掺杂物来形成n阱150。在某些实施方案中，n阱150和n阱142可用相同的掺杂物进行掺杂。例如，n阱150和n阱142二者可用磷进行掺杂，或者n阱150和n阱142二者可用砷进行掺杂。在其他实施方案中，n阱150和n阱142可用不同的掺杂物进行掺杂。例如，n阱150可用砷进行掺杂，而n阱142可用磷进行掺杂。或者，n阱150可用磷进行掺杂，而n阱142可用砷进行掺杂。一般来说，每个n阱可用任何所需掺杂物进行掺杂。在n阱142和n阱150用相同的掺杂物形成的实施方案中，如果需要，可以单次注入的方式形成单个n阱。不同于在步骤106处注入n阱142以及在步骤108处注入n阱150，可在步骤106或步骤108处注入单个n阱。

在图9的步骤110处，可发生后段(BEOL)工艺，从而形成具有金属互连布线路径156的介电叠堆152。此外，在步骤110处，晶圆处理台154可附接到介电叠堆。必要时可使用晶圆处理台154来移动、控制和翻转衬底130。

在图10的步骤112处，可翻转衬底，使得晶圆处理台154位于衬底下面。然后可将衬底130减薄到所需厚度。可在减薄工过程中对基本上所有的区域136进行蚀刻。可将区域134蚀刻到所需的厚度。如先前所讨论的，区域134和136可具有不同的掺杂物浓度。掺杂物浓度的差异可用作在蚀刻过程中停止蚀刻的指标，以防止过多区域134被蚀刻。

减薄工艺可以是干蚀刻、湿蚀刻或其他所需的减薄工艺。在湿蚀刻过程中，可将衬底130浸入蚀刻剂浴中。蚀刻剂可以是缓冲氢氟酸、氢氧化钾、乙二胺和邻苯二酚的溶液或任何其他合适的蚀刻剂。

在图11的步骤114处，可形成沟槽。可利用蚀刻工艺(例如干蚀刻或湿蚀刻)来形成沟槽。在湿蚀刻过程中，可将衬底130的区域134浸入蚀刻剂中。蚀刻剂可以是缓冲氢氟酸、氢氧化钾、乙二胺和邻苯二酚的溶液或任何其他合适的蚀刻剂。可提供对刻蚀剂具有抗性的硬质掩模。因此，硬质掩模可防止硬质掩模正下方区域中的衬底130被蚀刻。在未被硬质掩模覆盖的区域中，硅蚀刻可形成沟槽，如沟槽158。可在蚀刻过程中控制沟槽158的尺寸。例如，将衬底130浸入蚀刻剂浴中更长时间可得到更深的沟槽。

在图12的步骤116处，可生长n型外延硅160以填充沟槽158。外延硅与n阱142可用相同的掺杂物进行掺杂。例如，外延硅160和n阱142二者可用磷进行掺杂，或者外延硅160和n阱142二者可用硅进行掺杂。如果需要，外延硅160的掺杂可原位完成，使得在外延层正在生长时发生掺杂。

可使用各种生长方法来形成外延层160。例如，可使用汽相外延、液相外延或固相外延来形成外延层160。可通过在任何合适的温度下生长来形成外延层160。外延层可通过在约500℃、约550℃、约650℃、在500℃与550℃之间、在450℃与600℃之间、小于650℃、大于650℃、1200℃、大于1200℃的温度下或者在任何其他适合的温度下生长而形成。在外延层160形成之后，可执行激光退火以激活掺杂物。

在图13的步骤118处，可在外延层160之上形成滤波器组件162和微透镜164。为了确保外延层160在滤波器组件162形成之前是平坦的，可对外延层160进行平坦化处理。可执行化学机械平坦化(CMP)。化学机械平坦化是用于产生平坦光滑表面的抛光处理。在化学机械平坦化之后，可形成滤波器组件162和微透镜164。

图14示出了使用n型掺杂外延硅形成光电二极管的示例性步骤。在步骤202处，可如图5所示那样设置衬底。衬底可以是梯度衬底。在步骤204处，可如图6所示那样在衬底上形成栅极氧化物和栅极多晶硅。在步骤206处，可如图7所示那样使用离子注入来形成n阱和隔离区。n阱可通过注入磷离子而形成，而隔离区可通过注入硼离子而形成。在步骤208处，可将栅极多晶硅图案化，以形成例如用于转移晶体管的栅极。另外，可如图8所示那样形成浮动扩散区和p+钉扎层。而且，在步骤150处，可形成另外的n阱。然而，这一步骤是任选的，如果需要，则仅可形成一个n阱。

在步骤210处，可对晶圆执行后段工艺，以形成具有金属互连布线路径的介电叠堆(例如图9)。此时还可将晶圆处理台附接到衬底130。接着，在步骤212处可用晶圆处理台翻转衬底。然后可将衬底减薄到所需的厚度。在步骤214处，可如图11所示那样在衬底中形成沟槽。沟槽可利用蚀刻工艺形成。在形成沟槽之后，在步骤216处可在沟槽中生长n型掺杂外延硅。n型掺杂外延硅可与n阱中一者或二者用相同的掺杂物进行掺杂。n型掺杂外延硅和n阱可组合形成像素的光电二极管。在使外延层生长之后，在步骤218处可对外延层进行激光退火。在激光退火之后，在步骤220处可完成化学机械平坦化，以确保外延层具有平坦光滑的表面。在步骤222处，可在外延层之上形成滤波器组件和微透镜。

图15示出了使用n型掺杂外延硅形成光电二极管的可替代实施方案。在步骤302处，可如图5所示那样设置衬底。衬底可以是梯度衬底。在步骤304处，可如图6所示那样在衬底上形成栅极氧化物和栅极多晶硅。在步骤306处，可如图7所示那样使用离子注入来形成n阱和隔离区。n阱可通过注入磷离子而形成，而隔离区可通过注入硼离子而形成。在步骤308处，可将栅极多晶硅图案化，以形成例如用于转移晶体管的栅极。另外，可如图8所示那样形成浮动扩散区和p+钉扎层。而且，在步骤150处，可形成另外的n阱。然而，这一步骤是任选的，如果需要，则仅可形成一个n阱。

在步骤310处，可将晶圆处理台附接到衬底130。在步骤310处，可用晶圆处理台翻转衬底，然后将衬底减薄到所需的厚度。在步骤312处，可如图11所示那样在衬底中形成沟槽。沟槽可利用蚀刻工艺形成。在形成沟槽之后，在步骤314处可在沟槽中生长n型掺杂外延硅。n型掺杂外延硅可与n阱中一者或二者用相同的掺杂物进行掺杂。n型掺杂外延硅和n阱可组合形成像素的光电二极管。在外延层生长之后，在步骤316处可对外延层进行激光退火。在激光退火之后，在步骤318处可完成化学机械平坦化，以确保外延层具有平坦光滑的表面。在步骤320处，可翻转晶圆并且可对晶圆执行后段工艺，以形成具有金属互连布线路径的介电叠堆(例如图9)。最后，在步骤322处，可再次翻转晶圆并且可在外延层之上形成滤色器和微透镜。

为了形成可在近红外光应用中使用的深光电二极管，可在如图16所示的步骤402处设置衬底，例如衬底130。衬底130可以是硅衬底。衬底130可以例如是掺杂衬底，例如p型衬底或n型衬底。衬底130可以是外延硅层，例如p型或n型外延层。衬底130有时可被称为晶圆。

在某些实施方案中，衬底130可以是具有不同掺杂浓度的梯度衬底。例如，区域134可具有第一掺杂浓度，区域136可具有第二掺杂浓度。区域136的掺杂浓度可高于区域134的掺杂浓度。可用硼对区域134和136进行掺杂。区域134的硼浓度可介于10¹⁶cm^-3和10¹⁷cm^-3之间。在某些实施方案中，区域134的硼浓度可为5×10¹⁶cm^-3。区域136的硼浓度可介于10¹⁸cm^-3和10¹⁹cm^-3之间。在某些实施方案中，区域136的硼浓度可为3×10¹⁸cm^-3。这些浓度仅仅是示例性的，可使用任何所需掺杂浓度。用作掺杂物的硼的例子也是示例性的，可使用任何所需的掺杂物。区域134和136可具有任何所需的厚度。在某些实施方案中，区域134的厚度可为约5.0μm、约5.5μm或介于4.5μm与6.0μm之间。区域136的厚度可为约1.0μm。如果需要，可使用其他厚度。

在图17的步骤404处，可形成沟槽。可利用蚀刻工艺(例如干蚀刻或湿蚀刻)来形成沟槽。在湿蚀刻过程中，可将衬底130的区域134浸入蚀刻剂中。蚀刻剂可以是缓冲氢氟酸、氢氧化钾、乙二胺和邻苯二酚的溶液或任何其他合适的蚀刻剂。可提供对刻蚀剂具有抗性的硬质掩模。因此，硬质掩模可防止硬质掩模正下方区域中的衬底130被蚀刻。在未被硬质掩模覆盖的区域中，硅蚀刻可形成沟槽，如沟槽158。可在蚀刻过程中控制沟槽158的尺寸。例如，将衬底130浸入蚀刻剂浴中更长时间可得到更深的沟槽。如先前所讨论的，衬底的区域134和区域136可具有不同的掺杂物浓度。这种浓度变化可用作停止蚀刻的指标，并且使得能够精确控制沟槽158的深度。

在图18的步骤406处，可生长n型外延硅160以填充沟槽158。例如，外延硅160可用砷或磷进行掺杂。如果需要，外延硅160的掺杂可原位完成，使得在外延层正在生长时发生掺杂。

可使用各种生长方法来形成外延层160。例如，可使用汽相外延、液相外延或固相外延来形成外延层160。可通过在任何合适的温度下生长来形成外延层160。外延层可通过在约500℃、约550℃、约650℃、在500℃与550℃之间、在450℃与600℃之间、小于650℃、大于650℃、1200℃、大于1200℃的温度下或者在任何其他适合的温度下生长而形成。在外延层160形成之后，可执行激光退火以激活掺杂物。还可进行化学机械平坦化以确保外延层160具有光滑平坦的表面。

在生长外延层160之后，在如图19所示的步骤408处，可生长外延层132。外延层132可以是p型掺杂外延层。外延层132的掺杂浓度可小于衬底130的区域134和136的掺杂浓度。形成外延层132是任选的，并且在某些实施方案中可不形成另外的p型外延层。

在图20的步骤410处，衬底130可设置有栅极氧化物138和栅极多晶硅140。可使用任何所需的方法在衬底130上形成栅极氧化物138和栅极多晶硅140。可使用任何所需的方法将栅极多晶硅140图案化。栅极多晶硅140可用作像素中的转移栅极。可形成另外的区域146。区域146可以是浮动扩散区。如果需要，浮动扩散区146可以是n阱。栅极多晶硅140可用作将电荷转移到浮动扩散区146的转移栅极。在步骤410处，衬底130可设置有p阱隔离。可通过将p型掺杂物注入到衬底130中来形成隔离区144。例如，可用硼来形成隔离区144。在步骤410处，还可形成P+钉扎层148。

在图20的步骤410处，可形成n阱150。例如，可用磷或砷掺杂物来形成n阱150。在某些实施方案中，n阱150和外延层160可用相同的掺杂物进行掺杂。例如，n阱150和外延层160二者可用磷进行掺杂，或者n阱150和外延层160二者可用砷进行掺杂。在其他实施方案中，n阱150和外延层160可用不同的掺杂物进行掺杂。例如，n阱150可用砷进行掺杂，而外延层160可用磷进行掺杂。或者，n阱150可用磷进行掺杂，而外延层160可用砷进行掺杂。在某些实施方案中，可省略另外的n阱150，并且外延层160可以是形成光电二极管的唯一n型硅。

在图21的步骤412处，可发生后段制程(BEOL)处理，从而形成具有金属互连布线路径156的介电叠堆152。此外，在步骤412处，晶圆处理台154可附接到介电叠堆。必要时可使用晶圆处理台154来移动、控制和翻转衬底130。在后续工艺中，可在光电二极管上方形成滤波器组件和微透镜。

图22示出了使用n型掺杂外延硅形成光电二极管的示例性步骤。在步骤502处，可如图5所示那样设置衬底。衬底可以是梯度衬底。在步骤504处，可如图17所示那样在衬底中形成沟槽。沟槽可利用蚀刻工艺形成。在形成沟槽之后，在步骤506处可在沟槽中生长n型掺杂外延硅。在使外延层生长之后，在步骤508处可对外延层进行激光退火。在激光退火之后，在步骤510处可完成化学机械平坦化，以确保外延层具有平坦光滑的表面。

在步骤512处，可任选地在n型掺杂外延层上生长另外的p型掺杂外延硅。在步骤514处，可在晶圆上形成栅极氧化物和栅极多晶硅。在步骤516处，可如图20所示那样使用离子注入来形成n阱和隔离区。n阱可通过注入砷离子或磷离子而形成，而隔离区可通过注入硼离子而形成。在步骤512完成的实施方案中，可在p型掺杂外延层中形成n阱。在步骤512未完成的实施方案中，可在n型掺杂外延层中形成n阱。在步骤518处，可将栅极多晶硅图案化，以形成例如用于转移晶体管的栅极。另外，可如图20所示那样形成浮动扩散区和p+钉扎层。在步骤520处，可对晶圆执行后段工艺，以形成具有金属互连布线路径的介电叠堆(例如图21)。此时还可将晶圆处理台附接到衬底130。

上述说明描述了其中使用p型掺杂衬底的情形。可在p型掺杂衬底中形成第一n阱、第二n阱、n型掺杂外延硅以及p型隔离区中的任一者或全部。应当理解，在这些例子中使用的具体掺杂类型仅仅是示例性的，如果需要，可变换各成分的掺杂类型。例如，可在n型掺杂衬底中形成第一p阱、第二p阱、p型掺杂外延硅以及n型隔离区中的任一者或全部。

已经描述了各种实施方案来说明用于形成像素的方法。该方法可包括：在衬底中形成沟槽；在沟槽中生长掺杂外延硅；形成与掺杂外延硅重叠的n阱区；形成第一隔离区和第二隔离区。n阱区和掺杂外延硅可插置在第一隔离区和第二隔离区之间。在衬底中形成沟槽可包括：蚀刻衬底以形成沟槽。衬底可包括p型掺杂衬底。p型掺杂衬底可以是具有第一区和第二区的梯度衬底。第一区可具有第一p型掺杂浓度，而第二区域可具有与第一p型掺杂浓度不同的第二p型掺杂浓度。

在沟槽中生长掺杂外延硅可包括：在沟槽中生长n型掺杂外延硅。形成第一隔离区和第二隔离区可包括：将p型掺杂物注入到衬底中。该方法还可包括：在沟槽中生长n型掺杂外延硅之后，在n型掺杂外延硅上生长p型掺杂外延硅。形成n阱区可包括：在p型掺杂外延硅中注入n型掺杂物。

该方法还可包括：在沟槽中生长掺杂外延硅之后，对掺杂外延硅进行激光退火；在对掺杂外延硅进行激光退火之后，对掺杂外延硅进行化学机械平坦化。在沟槽中生长掺杂外延硅可包括：在450℃和600℃之间的温度下生长掺杂外延硅。该方法还可包括：执行后段工艺，以形成具有金属互连布线路径的介电叠堆。

在各种实施方案中，形成像素的方法可包括：在衬底上形成栅极氧化层和栅极多晶硅层；在衬底中形成第一n阱；在衬底中形成第一隔离区和第二隔离区，使得第一n阱插置在第一隔离区和第二隔离区之间；在栅极多晶硅层之上形成介电叠堆和金属互连布线路径；在栅极多晶硅层之上形成介电叠堆和金属互连布线路径之后，将衬底减薄至所需厚度；在将衬底减薄至所需厚度之后，在第一n阱上方形成沟槽；在沟槽中生长n型掺杂外延硅。在衬底中形成第一n阱可包括：将磷注入到衬底中。该方法还可包括：在栅极多晶硅层之上形成介电叠堆和金属互连布线路径之前，在衬底中形成第二n阱。在衬底中形成第二n阱可包括：将砷注入到衬底中。n型掺杂外延硅可用选自磷和砷的掺杂物进行掺杂。该方法还可包括：在沟槽中生长n型掺杂外延硅之后，对沟槽中的n型掺杂外延硅进行激光退火；在对沟槽中的n型掺杂外延硅进行激光退火之后，对n型掺杂外延硅进行化学机械平坦化。

在各种实施方案中，图像传感器可包括多个像素。每个像素可包括：p型掺杂衬底；在衬底中形成的n型掺杂外延硅；包围n型掺杂外延硅的隔离区；在n型掺杂外延硅之上形成的滤波器组件；以及在每个n型掺杂外延硅之上形成的微透镜。隔离区可包括p型掺杂隔离区。

前述内容仅是对本发明原理的示例性说明，因此本领域技术人员可以在不脱离本发明的精神和范围的前提下进行多种修改。