本发明涉及半导体技术领域，具体而言涉及一种半导体器件及制备方法、电子装置。
背景技术：
在电子消费领域，多功能设备越来越受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路版上集成多个不同功能的芯片，因而出现了3d集成电路(integratedcircuit，ic)技术，3d集成电路(integratedcircuit，ic)被定义为一种系统级集成结构，将多个芯片在垂直平面方向堆叠，从而节省空间。
3dic是将原裸晶尺寸的处理器晶片、可程式化逻辑闸(fpga)晶片、记忆体晶片、射频晶片(rf)或光电晶片，打薄之后直接叠合，并透过tsv钻孔连接。在3dic立体叠合技术，硅通孔(tsv)、中介板(interposer)等关键技术/封装零组件的协助下，在有限面积内进行最大程度的晶片叠加与整合，进一步缩减soc晶片面积/封装体积并提升晶片沟通效率。
在3dic封装技术中，晶片面对面键合，然后背部减薄后，以将零层标记(zeromark)打开，用于后续的光刻(ph)制程。而目前通常采用的工艺方法是在减薄(grinding)后通过一步光刻以及深孔蚀刻将零层标记(zeromark)打开，然后再根据零层标记(zeromark)进行第二步光刻(ph)和深孔刻蚀将硅通孔接触孔(tsvcct)打开，整个工艺(process)需要两次光刻(ph)和两次蚀刻(etch)，制程繁杂且生产能力(throughput)较低。
因此，现有技术中虽然存在上述各种弊端，上述弊端成为亟需解决的问题，以进一步提高器件的性能和良率。
技术实现要素：
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明提供了一种半导体器件的制备方法，所述方法包括：
提供第一晶圆，所述第一晶圆具有相对设置的第一表面和第二表面，在所述第一表面上形成有零层标记；
提供第二晶圆，将所述第二晶圆与所述第一晶圆的所述第一表面相接合；
打薄所述第一晶圆的所述第二表面，以露出所述零层标记。
可选地，使用深反应离子刻蚀方法蚀刻所述第一表面，以形成所述零层标记。
可选地，所述零层标记为形成于所述第一晶圆中的若干相互间隔的凹槽。
可选地，在将所述第二晶圆与所述第一晶圆接合之前还进一步包括修剪所述第一晶圆边缘的步骤。
可选地，使用研磨的方法打薄所述第一晶圆的第二表面，以露出所述零层标记。
可选地，所述方法还进一步包括：
图案化所述第一晶圆的所述第二表面，以形成接触孔开口并露出所述第二晶圆。
可选地，所述第二晶圆的表面形成有接触孔氧化物，形成所述接触孔开口的方法包括：
在所述第二表面上形成掩膜层并图案化，以形成开口图案；
以所述掩膜层为掩膜蚀刻所述第一晶圆，以在所述第一晶圆中形成开口并露出所述接触孔氧化物；
以所述掩膜层为掩膜，蚀刻所述接触孔氧化物。
可选地，所述第一晶圆的所述第一表面上形成有第一接合层，所述第二晶圆的表面上形成有第二接合层，将所述第一接合层和所述第二接合层相接合，以使所述第二晶圆与所述第一晶圆接合。
可选地，所述第一接合层包括金属铜；
所述第二接合层包括金属铜。
本发明还提供了一种半导体器件，所述半导体器件通过上述方法制备得到。
本发明还提供了一种电子装置，所述电子装置包括上述的半导体器件。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中在第一晶圆和第二晶圆接合之前对所述第一晶圆进行drie，通过后续的研磨打薄(grinding)将零层标记(zeromark)打开。
本发明的优点在于：
1、采用drie对第一晶圆零层标记(topwaferzeromark)区域执行零层标记工艺制程(process)，其区域、形貌和尺寸可以精确控制；
2、本发明采用研磨打薄(grinding)将零层标记(zeromark)打开，无需针对研磨(grinding)后的晶圆表面进行零层标记的光刻、蚀刻，所述方法更加简单高效。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了本发明所述半导体器件的制备工艺流程图；
图2a-2c示出了本发明一实施例所述半导体器件的制备方法实施所获得结构的剖面示意图；
图3示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构以及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
在3dic封装技术，晶片面对面键合，背部减薄后，需要将零层标记(zeromark)打开，目前通常采用的工艺方法是在研磨(grinding)后通过一步ph以及深孔蚀刻将零层标记(zeromark)打开，然后再根据零层标记(zeromark)进行第二步ph和深孔刻蚀将硅通孔接触孔(tsvcct)打开，整个制程需要两次ph和两次蚀刻，制程繁杂且生产能力(throughput)较低。
为了解决目前工艺中存在的上述问题，本发明提供了一种半导体器件的制备方法，所述方法包括：
提供第一晶圆，所述第一晶圆具有相对设置的第一表面和第二表面，在所述第一表面上形成零层标记；
提供第二晶圆，将所述第二晶圆与所述第一晶圆的所述第一表面相接合；
打薄所述第一晶圆的第二表面，以露出所述零层标记。
其中，所述第一晶圆为顶部晶圆，所述第二晶圆为底部晶圆，在将所述第一晶圆和所述第二晶圆接合之前，使用深反应离子刻蚀方法蚀刻所述第一表面，以形成所述零层标记。
其中，所述零层标记为形成于所述第一晶圆中的若干相互间隔的凹槽。
可选地，所述零层标记设置于所述第一晶圆的边缘区域，如图2a所示。
本发明在露出所述零层标记之后再对所述第一晶圆进行图案化，以形成接触孔。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中在第一晶圆和第二晶圆接合之前对所述第一晶圆进行drie，通过后续的研磨打薄(grinding)将零层标记(zeromark)打开。
本发明的优点在于：
1、采用drie对第一晶圆零层标记(topwaferzeromark)区域执行零层标记工艺制程(process)，其区域、形貌和尺寸可以精确控制；
2、本发明采用研磨打薄(grinding)将零层标记(zeromark)打开，无需针对研磨(grinding)后的晶圆表面进行零层标记的光刻、蚀刻，所述方法更加简单高效。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
实施例一
下面参考附图对本发明的半导体器件的制备方法做详细描述，图1示出了本发明所述半导体器件的制备工艺流程图；图2a-2c示出了本发明一实施例所述半导体器件的制备方法实施所获得结构的剖面示意图。
本发明提供一种半导体器件的制备方法，如图1所示，该制备方法的主要步骤包括：
步骤s1：提供第一晶圆，所述第一晶圆具有相对设置的第一表面和第二表面，在所述第一表面上形成有零层标记；
步骤s2：提供第二晶圆，将所述第二晶圆与所述第一晶圆的所述第一表面相接合；
步骤s3：打薄所述第一晶圆的所述第二表面，以露出所述零层标记。
下面，对本发明的半导体器件的制备方法的具体实施方式做详细的说明。
首先，执行步骤一，提供第一晶圆201，所述第一晶圆具有相对设置的第一表面和第二表面，在所述第一表面上形成零层标记。
具体地，如图2a所示，所述第一晶圆201可以为以下所提到的材料中的至少一种：硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)以及绝缘体上锗化硅(sigeoi)等。
在所述第一晶圆201中可以形成有有源器件、mems器件以及互联结构等常规的器件，或者还可以形成有cmos图像传感器等，在本申请中所述第一晶圆为制作图像传感器像素(cispixel)的芯片，第二晶圆为制作像素数据处理芯片，然后将两片晶圆接合在一起，来形成3dcis芯片。
其中，所述第一晶圆201上形成有表面材料层202，可选地，所述表面材料层202选用氧化物，例如选用氧化硅。
其中表面材料层202的沉积方法可以选用化学气相沉积(cvd)法、物理气相沉积(pvd)法或原子层沉积(ald)法等形成的低压化学气相沉积(lpcvd)、激光烧蚀沉积(lad)以及选择外延生长(seg)中的一种。本发明中优选化学气相沉积(cvd)法。
其中，所述第一晶圆为顶部晶圆，其具有相对设置的第一表面和第二表面，并在所述第一表面上形成零层标记。
其中，所述零层标记为形成于所述第一晶圆中的若干相互间隔的凹槽。
形成所述零层标记的方法包括：在所述第一晶圆201的第一表面上沉积表面材料层202，然后图案化所述表面材料层202和所述第一晶圆，以在所述表面材料层202和所述第一晶圆中形成凹槽。
例如首先在所述表面材料层202上形成图案化的光刻胶层或者有机分布层(organicdistributionlayer,odl)，含硅的底部抗反射涂层(si-barc)以及位于顶部的图案化了的光刻胶层(图中未示出)，其中所述光刻胶上的图案定义了所述开口的图案，然后以所述光刻胶层为掩膜层蚀刻所述有机分布层、底部抗反射涂层形成开口的图案，然后以所述有机分布层、底部抗反射涂层为掩膜，蚀刻所述表面材料层202和所述第一晶圆，以形成所述凹槽，作为所述零层标记。
在该步骤中选用深反应离子刻蚀(drie)方法形成所述零层标记，反应离子刻蚀是利用高频辉光放电产生的活性基团与被腐蚀材料发生化学反应，形成挥发性产物使样品表面原子从晶格中脱落，从而实现样品表面微细图形制备的设备。
在所述深反应离子刻蚀(drie)步骤中选用气体六氟化硅(sf6)作为工艺气体，施加射频电源，使得六氟化硅反应进气形成高电离，所述蚀刻步骤中控制工作压力为20mtorr-8torr，功率为600w，频率为13.5mhz，直流偏压可以在-500v—1000v内连续控制，保证各向异性蚀刻的需要，选用深反应离子刻蚀(drie)可以保持非常高的刻蚀光阻选择比。所述深反应离子刻蚀(drie)系统可以选择本领常用的设备，并不局限于某一型号。
其中，所述凹槽相互间隔设置，具体的数目以及间隔的距离并不局限于某一数值范围。
在本发明中在晶圆接合之前采用drie对第一晶圆零层标记(topwaferzeromark)区域执行零层标记工艺制程(process)，其区域、形貌和尺寸可以精确控制。
执行步骤二，提供第二晶圆203，将所述第二晶圆与所述第一晶圆的所述第一表面相接合。
具体地，在形成所述零层标记之后将所述第一晶圆进行反转，以将所述第一晶圆的所述第一表面与所述第二晶圆相接合，如图2b所示。
其中，所述第二晶圆的表面形成有接触孔氧化物和/或接合层。例如，在所述第一晶圆的所述第一表面形成有第一接合层，所述第二晶圆的表面形成有第二接合层，将所述第一接合层和所述第二接合层相接合，以使所述第二晶圆与所述第一晶圆接合。
其中，所述第一接合层包括金属铜；所述第二接合层包括金属铜，但并不局限于该示例。
在本发明的一实施方式中，在所述第二晶圆的表面首先形成接触孔氧化物，然后再在所述接触孔氧化物上形成第二接合层。
在所述接合过程中选用热压键合(thermal-compressionbonding)，或者将所述第一接合层和所述第二接合层通过范德华力共晶键合为一体。
可选地，还可以对所述第一晶圆进行预清洗，以提高所述第一晶圆的接合性能。
具体地，在该步骤中以稀释的氢氟酸dhf(其中包含hf、h2o2以及h2o)对所述第一晶圆的表面进行预清洗，以使所述第一晶圆具有良好的性能(leadgoodmechanism)。
其中，所述dhf的浓度并没严格限制，在本发明中优选hf:h2o2:h2o＝0.1-1.5:1:5。
执行步骤三，打薄所述第一晶圆的第二表面，以露出所述零层标记。
具体地，如图2c所示，在该步骤中研磨打薄所述第一晶圆的第二表面至露出所述零层标记时停止，通过所述方法使被所述第一晶圆覆盖的零层标记暴露出来，而且还可以避免光刻和蚀刻的步骤，从而简化工艺步骤，进而降低生产成本，提高产量。
其中，所述研磨打薄步骤可以包括机械平坦化步骤以及研磨步骤中的一个或者多个的结合。
例如可以先进行平坦化，平坦化至距离所述零层标记较近时执行研磨步骤，以确保其表面更平整，更容易控制。
本发明采用研磨打薄(grinding)将零层标记(zeromark)打开，无需针对研磨(grinding)后的晶圆表面进行零层标记的光刻、蚀刻，所述方法更加简单高效。
执行步骤四，图案化所述第一晶圆的所述第二表面，以在所述第二表面上形成接触孔开口并露出所述第二晶圆。
形成所述接触孔开口的方法包括：
步骤1：在所述第二表面上形成掩膜层并图案化，以形成开口图案；
步骤2：以所述掩膜层为掩膜蚀刻所述第一晶圆，以在所述第一晶圆中形成所述接触孔开口并露出所述接触孔氧化物；
步骤3：以所述掩膜层为掩膜，蚀刻所述接触孔氧化物。
其中，在所述步骤1中，所述掩膜层选用光刻胶层，例如在所述第二表面上形成光刻胶层，然后进行曝光、显影，以在所述光刻胶层中形成所述开口图案。
在所述步骤2中形成所述接触孔开口的方法包括首先在所述第一晶圆上形成图案化的光刻胶层或者有机分布层(organicdistributionlayer,odl)，含硅的底部抗反射涂层(si-barc)以及位于顶部的图案化了的光刻胶层(图中未示出)，其中所述光刻胶上的图案定义了所述接触孔开口的图案，然后以所述光刻胶层为掩膜层蚀刻所述有机分布层、底部抗反射涂层形成接触孔开口的图案，然后以所述有机分布层、底部抗反射涂层为掩膜，蚀刻所述第一晶圆，以形成所述接触孔开口。
具体地，在该步骤中选用干法蚀刻或者湿法蚀刻，在本发明中优选c-f蚀刻剂来蚀刻所述第一晶圆，所述c-f蚀刻剂为cf4、chf3、c4f8和c5f8中的一种或多种。在该实施方式中，所述干法蚀刻可以选用cf4、chf3，另外加上n2、co2中的一种作为蚀刻气氛，其中气体流量为cf410-200sccm，chf310-200sccm，n2或co2或o210-400sccm，所述蚀刻压力为30-150mtorr，蚀刻时间为5-120s，优选为5-60s，更优选为5-30s。
在所述步骤3中继续以所述光刻胶层为掩膜蚀刻所述第二晶圆表面的所述接触孔氧化物，至露出所述第二晶圆的表面为止。
在形成所述接触孔开口之后，所述方法还进一步包括去除所述光刻胶层的步骤，例如可以通过高温灰化等方法去除。
至此，完成了本发明实施例的半导体器件制备的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中在第一晶圆和第二晶圆接合之前对所述第一晶圆进行drie，通过后续的研磨打薄(grinding)将零层标记(zeromark)打开。
本发明的优点在于：
1、采用drie对第一晶圆零层标记(topwaferzeromark)区域执行零层标记工艺制程(process)，其区域、形貌和尺寸可以精确控制；
2、本发明采用研磨打薄(grinding)将零层标记(zeromark)打开，无需针对研磨(grinding)后的晶圆表面进行零层标记的光刻、蚀刻，所述方法更加简单高效。
实施例二
本发明还提供了一种半导体器件，所述半导体器件通过实施例一中所述方法制备得到。
所述半导体器件包括：
第一晶圆；
零层标记，位于所述第一晶圆中；
第二晶圆，所述第二晶圆与所述第一晶圆接合为一体。
所述第一晶圆201可以为以下所提到的材料中的至少一种：硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)以及绝缘体上锗化硅(sigeoi)等。
在该实施例中所述第一晶圆为cmos晶圆，在所述cmos晶圆中形成有有源器件以及互联结构等常规的器件，或者还可以形成有cmos图像传感器等。
在所述第一晶圆中形成有零层标记，用于各种图案的对齐，例如用于各种图案的光刻、蚀刻等。
其次，在所述第一晶圆中形成有若干相互间隔的凹槽，以作为所述零层标记。
其中，所述凹槽相互间隔设置，具体的数目以及间隔的距离并不局限于某一数值范围。
在所述第一晶圆上形成有表面材料层202，以覆盖所述第一晶圆。
所述表面材料层202选用氧化物，例如选用氧化硅。
其中表面材料层202的沉积方法可以选用化学气相沉积(cvd)法、物理气相沉积(pvd)法或原子层沉积(ald)法等形成的低压化学气相沉积(lpcvd)、激光烧蚀沉积(lad)以及选择外延生长(seg)中的一种。
所述第二晶圆203与所述第一晶圆相接合。
其中，所述第二晶圆为mems晶圆，在所述mems晶圆中可以形成mems元件，例如形成惯性传感器的传感质量块等。
其中，所述mems晶圆可以为以下所提到的材料中的至少一种：硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)以及绝缘体上锗化硅(sigeoi)等。
其中，所述第一晶圆和所述第二晶圆的接合方法可以为热压键合或者范德华力共晶键合为一体。
在该实施例中选用通过熔融键合的方法将所述第一晶圆和所述第二晶圆相接合。
在所述第二晶圆中形成有接触孔开口，露出所述第二晶圆。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件，所述半导体器件在第一晶圆和第二晶圆接合之前对所述第一晶圆进行drie，通过后续的研磨打薄(grinding)将零层标记(zeromark)打开。
本发明的优点在于：
1、采用drie对第一晶圆零层标记(topwaferzeromark)区域执行零层标记工艺制程(process)，其区域、形貌和尺寸可以精确控制；
2、本发明采用研磨打薄(grinding)将零层标记(zeromark)打开，无需针对研磨(grinding)后的晶圆表面进行零层标记的光刻、蚀刻，所述方法更加简单高效。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。
实施例三
本发明的另一个实施例提供一种电子装置，其包括半导体器件，该半导体器件为前述实施例二中的半导体器件，或根据实施例一所述的半导体器件的制备方法所制得的半导体器件。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、vcd、dvd、导航仪、照相机、摄像机、录音笔、mp3、mp4、psp等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如：具有该集成电路的手机主板等。
由于包括的半导体器件件具有更高的性能，该电子装置同样具有上述优点。
其中，图3示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口34、扬声器305、话筒306等。
其中所述移动电话手机包括前述的半导体器件，或根据实施例一所述的制备方法所制得的半导体器件，在所述半导体器件的制备过程中在第一晶圆和第二晶圆接合之前对所述第一晶圆进行drie，通过后续的研磨打薄(grinding)将零层标记(zeromark)打开。采用drie对第一晶圆零层标记(topwaferzeromark)区域执行零层标记工艺制程(process)，其区域、形貌和尺寸可以精确控制；本发明采用研磨打薄(grinding)将零层标记(zeromark)打开，无需针对研磨(grinding)后的晶圆表面进行零层标记的光刻、蚀刻，所述方法更加简单高效。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。