半导体器件及其形成方法与流程

本发明的实施例涉及半导体领域，更具体地涉及半导体器件及其形成方法。

背景技术：

半导体集成电路(ic)产业经历了指数增长。ic材料和设计的技术进步产生了多个ic世代，其中，每个世代都具有比先前世代更小且更复杂的电路。在ic发展过程中，功能密度(即每芯片面积上互连器件的数量)通常增大了而几何尺寸(即，使用制造工艺可以做出的最小的元件(或线))减小了。这种规模缩小工艺通常也具增加产量效率和降低相关成本的益处。这种比例缩小却也增加了处理和制造ic的复杂程度，并且为了实现这些进步，需要在ic处理和制造中有类似的发展。

例如，已经引入多栅极(multi-gate)器件以通过增加栅极-沟道耦合，致力于提高栅极控制以减小截止电流和降低短沟道效应(sce)。一种这样的多栅极器件是水平全环栅(hgaa)晶体管，其栅极结构在提供栅极控制于水平沟道区周围延伸，以允许它们在元件积极地按比例缩小的同时保持栅极控制和缓解sce。hgaa晶体管与传统的互补金属氧化物半导体(cmos)工艺兼容，然而，hgaa晶体管的制造可能存在挑战。例如，现有用于hgaa晶体管的源极和漏极(s/d)形成的方法不能在各个方面满足需求，尤其是当器件间距较小时，诸如40纳米(nm)或更小。

技术实现要素：

本发明的实施例提供了一种形成半导体器件的方法，所述方法包括：形成从衬底延伸的鳍，所述鳍具有源极/漏极区和沟道区，其中，所述鳍包括第一半导体层和所述第一半导体层上的第二半导体层，所述第一半导体层具有第一组分，以及所述第二半导体层具有与所述第一组分不同的第二组分；从所述鳍的所述源极/漏极区去除所述第一半导体层，从而使得所述第二半导体层的在所述源极/漏极区中的第一部分悬置在间隔中；以及在所述源极/漏极区中外延生长第三半导体层，所述第三半导体层围绕在所述第二半导体层的所述第一部分周围。

本发明的实施例还提供了一种形成半导体器件的方法，所述方法包括：形成从衬底延伸的鳍，所述鳍具有多个第一半导体层和多个第二半导体层，所述第一半导体层和所述第二半导体层交替堆叠；在所述鳍的沟道区上方形成伪栅极堆叠件；从所述鳍的源极/漏极区去除所述第一半导体层的部分，从而使得所述第二半导体层的在所述源极/漏极区中的第一部分悬置在各自间隔中；在所述源极/漏极区中外延生长第三半导体层，其中，所述第三半导体层围绕在所述第二半导体层的所述第一部分的每个的周围；去除所述伪栅极堆叠件，从而暴露所述鳍的所述沟道区；从所述鳍的所述沟道区去除所述第一半导体层的部分，从而使得所述第二半导体层的在所述沟道区中的第二部分悬置在各自间隔中；以及在所述鳍的所述沟道区上方形成栅极堆叠件，其中，所述栅极堆叠件围绕在所述第二半导体层的所述第二部分的每个的周围。

本发明的实施例还提供了一种半导体器件，包括：衬底；鳍元件，从所述衬底延伸，其中：所述鳍元件包括沟道区以及所述沟道区的相对侧上的两个源极和漏极区，所述沟道区包括彼此间隔开的沟道半导体层，和所述源极和漏极区的每个都包括彼此间隔开的第一半导体层以及围绕在所述第一半导体层的每个的周围的第二半导体层；以及栅极堆叠件，设置在所述鳍元件的所述沟道区上方并且围绕所述沟道半导体层的每个。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或缩小。

图1a和图1b是根据本发明的各个实施例的形成半导体器件的方法的流程图。

图2是根据图1a和图1b中方法的实施例的在制造的中间阶段中的半导体器件的部分的立体图。

图3a、图4a、图5a、图6a、图7a、图8a、图9a、图10a、图11a和图12a是根据一些实施例的图2的半导体器件的部分的沿图2的“a—a”线的截面图。

图3b、图4b、图5b、图6b、图7b、图8b、图9b、图10b、图11b和图12b是根据一些实施例的图2的半导体器件的部分的沿图2的“b—b”线的截面图。

图3c、图4c、图5c、图6c、图7c、图8c、图9c、图10c、图11c和图12c是根据一些实施例的图2的半导体器件的部分的沿图2的“c—c”线的截面图。

图8d、图8e、图8f、和图8g示出了根据本发明的各个实施例的半导体器件的一些源极和漏极部件。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以便于描述如图所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而在此使用的空间相对描述符可以同样地作相应的解释。

本发明通常涉及半导体器件及其形成方法。更具体地，本发明涉及全环栅(gaa)器件。gaa器件包括具有在沟道区(例如，围绕沟道区的部分)的四边上形成的它的栅极结构或其部分的任何器件。gaa器件的沟道区可以包括纳米线沟道、条形沟道和/或其他合适的沟道配置。在实施例中，gaa器件的沟道区可具有垂直分隔开的多个水平纳米线或水平条，使gaa器件为堆叠的水平gaa(s-hgaa)器件。在本文中出现的gaa器件可以包括p型金属氧化物半导体gaa器件或n型金属氧化物半导体gaa器件。此外，gaa器件可以具有与单一、连续的栅极结构或多栅极结构相关联的一个或多个沟道区(例如，纳米线)。受益于本发明的各方面，本领域普通技术人员可以认识到半导体器件的其他实例。

图1a和图1b示出了根据本发明的各个实施例的形成半导体器件100的方法10的流程图。方法10仅为实例，并且不旨在限制本发明超出权利要求中明确列举的那些。可以在方法10之前、期间和之后提供附加的操作，并且对于方法的附加的实施例，可以代替、消除或移动描述的一些操作。结合图2至图12c在下面描述方法10。图2是制造的中间阶段中的半导体器件100的部分的立体图。图3a至图12a、图3b至图12b和图3c至图12c是分别沿图2的“a—a”线、“b—b”线和“c—c”线截取的半导体器件100在制造工艺的各个阶段中的截面图。

为说明目的提供半导体器件100且不必要限制本发明的实施例为任意数量的器件、任意数量的区域、或任意配置的结构或区域。此外，如图2至图12c所示的半导体器件100可为在ic的加工期间制造的中间器件或其部分，其可包括静态随机存取存储器(sram)和/或逻辑电路、诸如电阻器、电容器和电感器的无源组件以及诸如p型场效应晶体管(pfet)、n型fet(nfet)、诸如finfet的多鳍fet、金属氧化物半导体场效应晶体管(mosfet)、互补金属氧化物半导体(cmos)晶体管、双极晶体管、高压晶体管、高频晶体管、其他存储单元及其组合的有源组件。

在操作12中，方法10(图1a)形成从衬底102延伸的一个或多个鳍104且每个鳍104都包括半导体层108和半导体层110的堆叠件。参照图2，在本实施例中，器件100包括两个鳍104，且每个鳍104都包括两个半导体层108和两个半导体层110。两个鳍104沿着“y”方向纵向定向且沿着“x”方向并排地布置。鳍104的下部部分由隔离结构106分隔开。半导体层108和半导体层110以交替的方式(例如，第一层110设置在第一层108上方，第二层108设置在第一层110上方，以及第二层110设置在第二层108上方等)垂直地堆叠(沿着“z”方向)。在各个实施例中，器件100可以包括任何数量的鳍104且鳍104可以包括任何数量的可选堆叠的半导体层108和半导体层110。

仍然参照图2，鳍104每个都包括两个源极/漏极(s/d)区104a和两个s/d区104a之间的沟道区104b。“a—a”线是跨s/d区104a中的一个截取的，“b—b”线是跨沟道区104b截取的，以及“c—c”线是跨鳍104中的一个纵向截取的。共同地参照图2、3a、3b和3c进行下面的讨论。

在实施例中，衬底102可以是诸如硅衬底的半导体衬底。衬底102可以包括各种层，包括形成在半导体衬底上的导电或绝缘层。衬底102可包括各种掺杂配置。例如，可以在为不同器件类型(例如，n型场效应晶体管(nfet)、p型场效应晶体管(pfet))设计的区域中的衬底102上形成不同的掺杂轮廓(例如，n阱、p阱)。衬底102还可以包括其他的半导体，诸如锗、碳化硅(sic)、硅锗(sige)或金刚石。可选地，衬底102可以包括化合物半导体和/或合金半导体。此外，衬底102可以可选地包括外延层，可以被应变以增强性能，可以包括绝缘体上硅结构和/或具有其他合适的增强部件。

两个鳍104由间隔s(图3a和图3b)(沿着“x”方向)间隔。在实施例中，间隔s设计为小于50nm，诸如在从约10nm至约30nm的范围内，以用于严格的器件集成。隔离结构106可以由氧化硅、氮化硅、氮氧化硅、掺杂氟的硅酸盐玻璃、低k介电材料和/或其他合适的绝缘材料形成。隔离结构106可以是浅沟槽隔离(sti)部件。

半导体层108和半导体层110可以具有不同的厚度。半导体层108彼此可以具有不同的厚度。半导体层110彼此可以具有不同的厚度。半导体层108和半导体层110的每个的厚度的范围可以从几纳米至几十纳米。108的第一层(部分地掩埋在隔离结构106中)可以比其它的半导体层108和半导体层110厚得多。在实施例中，在隔离结构106之上延伸的每个半导体层108都具有从约5nm至约20nm的范围内的厚度，且每个半导体层110都具有从约5nm至约20nm的范围内的厚度。

两个半导体层108和110可以具有不同的成分。在各个实施例中，两个半导体层108和110提供不同的氧化速率和/或不同的蚀刻选择性。在实施例中，半导体层108包括硅锗(sige)，且半导体层110包括硅(si)。为了进一步进行本实施例，si层110可以是未掺杂的或基本不含掺杂剂(即，具有从约0cm^-3至约1x10¹⁷cm^-3的非本征掺杂剂浓度)，其中，例如，当形成si层110时，不实施故意掺杂。可选地，si层110可以被故意地掺杂。例如，si层110可以掺杂有诸如用于p型沟道的硼(b)、铝(al)、铟(in)、镓(ga)的p型掺杂剂，或诸如用于形成n型沟道的磷(p)、砷(as)、锑(sb)的n型掺杂剂。此外，sige层108按照摩尔比可以包括大于25％的ge。例如，ge按照摩尔比可以包括sige层108的约25％至50％。此外，半导体层108可以包括它们中的不同组分，且半导体层110可以包括它们中的不同组分。

在各个实施例中，半导体层108或半导体层110可以包括：诸如锗的其他材料；化合物半导体，诸如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，诸如gaasp、alinas、algaas、ingaas、gainp和/或gainasp或它们的组合。可以根据提供不同氧化速率和/或蚀刻选择性选择半导体层108和半导体层110的材料。如上所述，半导体层108或半导体层110可以掺杂的或未掺杂。

操作12可以包括诸如沉积、外延、光刻和蚀刻的各种工艺。此外，操作12可以以不同的顺序形成隔离结构106和鳍104。在实施例中，操作12在其形成鳍104之前形成隔离结构106(先隔离方案)。在另一实施例中，操作12在其形成隔离结构106之前形成鳍104(先鳍方案)。在下面通过实例进一步讨论这两个实施例。

在先隔离方案中，首先，操作12通过光刻工艺在衬底102上方形成掩蔽元件。光刻工艺可以包括：在衬底102上方形成光刻胶(或抗蚀剂)，将光刻胶曝光成限定各种几何形状的图案，实施曝光后烘烤工艺，以及显影光刻胶以形成掩蔽元件。

随后地，操作12穿过掩蔽元件蚀刻衬底102以在其中形成第一沟槽。蚀刻工艺可以包括一个或多个干蚀刻工艺、湿蚀刻、和其他合适的蚀刻技术。例如，干蚀刻工艺可实施含氧气体、含氟气体(例如，cf4、sf6、ch2f2、chf3和/或c2f6)、含氯气体(例如，cl2、chcl3、ccl4和/或bcl3)、含溴气体(例如，hbr和/或chbr3)、含碘气体、其他合适的气体和/或等离子体和/或它们的组合。例如，湿蚀刻工艺可包括在以下蚀刻剂中的蚀刻：稀释的氢氟酸(dhf)；氢氧化钾(koh)溶液；氨水；包含氢氟酸(hf)、硝酸(hno3)和/或醋酸(ch3cooh)的溶液；或其他合适的湿蚀刻剂。一次或多次蚀刻工艺在衬底102中形成第一沟槽。

随后地，操作12用诸如氧化硅的介电材料填充第一沟槽且实施化学机械抛光(cmp)工艺以平坦化介电材料和衬底102的顶面。可以通过化学汽相沉积(cvd)、等离子体增强cvd(pecvd)、物理汽相沉积(pvd)、热氧化、或其它技术形成介电材料。该介电材料层称为隔离衬底102的各个部分的介电层106。

接下来，操作12蚀刻衬底102而介电层106通过选择性蚀刻工艺基本上保持不变，从而在介电层106的各个部分之间形成第二沟槽。第二沟槽被蚀刻至期望的深度以用于在其中生长鳍104。蚀刻工艺可以干蚀刻工艺、湿蚀刻工艺或另一合适的蚀刻技术。

随后地，操作12在第二沟槽中外延地生长半导体层108和半导体层110。例如，半导体层108和半导体层110的每个可以通过分子束外延(mbe)工艺、诸如金属有机cvd(mocvd)工艺的化学汽相沉积(cvd)工艺、和/或其它合适的外延生长工艺生长。在一些实施例中，诸如层108的外延生长层包括与衬底102相同的材料。在一些实施例中，外延生长层108和外延生长层110包括与衬底102不同的材料。此外，已经在上面讨论了层108和110的材料的实施例。可以实施化学机械抛光(cmp)工艺以平坦化器件100的顶面。

随后地，如图2和图3a至图3c所示，操作12开槽介电层106以提供在介电层106的顶面106'之上延伸的鳍104。在一些实施例中，控制开槽深度(例如，通过控制蚀刻时间)，从而获得鳍104的暴露的上部的期望的高度。介电层106的剩余部分成为隔离结构106。

在先鳍方案中，操作12可以包括如上所述的基本上相同或相似的工艺，尽管以不同的顺序。因此，简短地描述。首先，操作12在衬底102上方外延生长半导体层。然后，操作12通过光刻工艺在半导体层上方形成掩蔽元件。随后地，操作12通过掩蔽元件蚀刻半导体层以在其中形成沟槽。半导体层的剩余部分变成包括半导体层108和半导体层110的鳍104。随后地，操作12沉积诸如氧化硅的介电材料至沟槽内。可以实施化学机械抛光(cmp)工艺以平坦化器件100的顶面。此后，开槽介电材料以形成隔离结构106。

在操作14处，方法10(图1a)在鳍104和隔离结构106上方形成栅极堆叠件111。在本实施例中，在稍后栅极替换工艺中将去除栅极堆叠件111。因此，其称为伪栅极堆叠件111。参照图4a至图4c，伪栅极堆叠件111在沟道区104b处接合鳍104。伪栅极堆叠件111可以包括材料的单层或多层。在本实施例中，伪栅极堆叠件111包括多晶体硅(或多晶硅)层112、介电蚀刻停止(或cmp停止)层114以及介电硬掩模层116。在实施例中，伪栅极堆叠件111还包括多晶硅层112下面的界面层(例如，氧化硅)。蚀刻停止层114可以包括氧化硅、氮化硅、氮氧化硅或其他介电材料。硬掩模层116可以包括诸如氧化硅和/或氮化硅的一种或多种材料层。可以通过诸如低压化学汽相沉积(lpcvd)和pecvd的合适的沉积工艺形成多晶硅层112。蚀刻停止层114和硬掩模层116可以通过化学氧化、热氧化、原子层沉积(ald)、cvd、和/或其他合适的方法形成。在实施例中，伪栅极堆叠件111的各个层首先可以沉积为毯式层，并且然后通过一种或多种光刻和蚀刻工艺图案化以形成伪栅极堆叠件111。

在操作16处，方法10(图1a)在伪栅极堆叠件111的侧壁上形成栅极间隔件118。在实施例中，操作16包括分别在图5a至图5c和图6a至图6c中示出的沉积工艺和蚀刻工艺。参照图5a至图5c，在器件100上方沉积间隔件层118，覆盖其上的各种部件。间隔件层118可以包括诸如氮化硅、氧化硅、碳化硅、碳氧化硅(sioc)、碳氮氧化硅(siocn)、其它材料、或它们的组合的一种或多种介电材料。间隔件层118可以包括单层或多层结构。在本实施例中，间隔件层118具有几纳米的厚度。可以通过化学氧化、热氧化、ald、cvd、和/或其它合适的方法形成间隔件层118。参照图6a至图6c，通过各向异性蚀刻工艺蚀刻间隔件层118以从伪栅极堆叠件111的顶面以及从鳍104的顶面和侧壁表面去除间隔件层118的部分。间隔件层118的位于伪栅极堆叠件111的侧壁表面上的部分基本保留且变成栅极间隔件118。在实施例中，各向异性蚀刻工艺是干(例如，等离子体)蚀刻工艺。

在操作18处，方法10(图1a)从s/d区104a去除半导体层108或其部分以形成间隔120。参照图7a至图7c，稍微地蚀刻或不蚀刻半导体层108的被伪栅极堆叠件111覆盖或掩埋在隔离结构106中的部分。此外，通过操作18稍微蚀刻或不蚀刻半导体层110。结果，s/d区104a中的半导体层110的部分变成悬置在间隔120中(见图7a和图7c)。在下面的讨论中，半导体层110的悬置在间隔120中的部分也称为s/d半导体层110。

在实施例中，通过调节选择性湿蚀刻工艺来蚀刻半导体层108以去除半导体层108而半导体层110基本上保持不变。在一些实施例中，选择性湿蚀刻工艺可以包括氢氟酸(hf)或nh4oh蚀刻剂。在半导体层108包括sige和半导体层110包括si的实施例中，sige层108的选择性去除可以包括sige氧化工艺和接下来的sigeox去除。例如，sige氧化工艺可以包括形成和图案化各个掩蔽层，从而对sige层108控制氧化。在其它实施例中，由于半导体层108和半导体层110的组分不同，sige氧化工艺是选择性氧化。在一些实例中，可以通过将器件100暴露于湿氧化工艺、干氧化工艺或它们的组合来实施sige氧化工艺。之后，包括sigeox的被氧化的半导体层108通过诸如nh4oh或稀释的hf的蚀刻剂去除。

在各个实施例中，半导体层108和半导体层110提供能够通过操作18选择性去除半导体层108的不同的氧化速率和/或不同的蚀刻选择性。在实施例中，通过操作108稍微蚀刻半导体层110以在s/d区104a中获得期望的尺寸和形状。例如，所得到的s/d半导体层110可具有条状形(如图7a和图7c中示出)、棒状形(未示出)或其它形状。

在操作20处，方法10(图1a)在s/d区104a中外延生长半导体层122。参照图8a至图8c，半导体层122围绕在s/d半导体层110的每个周围且直接接触其所有四个边上的s/d半导体层110。在图8a中示出的实施例中，半导体层122和半导体层110共同地形成竖直的(沿“z”方向)条形形状。在如图8d中所示的另一实施例中，半导体层122可包括多个部分且每个部分都围绕在相应的s/d半导体层110周围。此外，半导体层122的每个部分可以具有菱形或另一形状。在如图8e所示的另一实施例中，半导体层122的多个部分可以合并成一个大工件。在一些实施例中，半导体层122的宽度(沿着“x”方向)在从约几纳米至约30nm的范围内。

在实施例中，半导体层122包括与s/d半导体层110相同的材料。例如，它们都包括硅。在可选实施例中，半导体层122和110可以包括不同材料或成分。在各个实施例中，半导体层122可以包括诸如硅或锗的半导体材料；诸如硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、锑化铟的化合物半导体；诸如gaasp、alinas、algaas、ingaas、gainp、和/或gainasp的合金半导体；或它们的组合。

在实施例中，通过分子束外延(mbe)工艺、化学汽相沉积工艺和/或其他合适的外延生长工艺来生长半导体层122。在又一实施例中，半导体层122原位掺杂或非原位掺杂有n型掺杂剂或p型掺杂剂。例如，在一些实施例中，半导体层122包括掺杂有用于形成pfet的s/d部件的硼的硅锗(sige)。在一些实施例中，半导体层122包括掺杂有用于形成nfet的s/d部件的磷的硅。进一步关于这些实施例，sige层122可以包括按照摩尔比在从约10％至约70％的范围内的ge。在实施例中，半导体层122是高掺杂的从而形成与稍后在器件100中形成的s/d接触件金属的欧姆接触。

在本实施例中，半导体层122和半导体层110共同地用作器件100的s/d部件。在实施例中，半导体层122和半导体层110包括相同类型的掺杂剂(例如，均为n型掺杂或均为p型掺杂)，但是在半导体层122中的掺杂剂浓度高于在s/d半导体层110中的掺杂剂浓度。在另一实施例中，半导体层122和半导体层110可以包括相同类型的掺杂剂，但是可具有不同掺杂剂物质。

本发明的实施例提供的益处好于形成hgaa器件的s/d部件的其它方法。在如图8f所示的方法中，在鳍204各自的s/d区中完全地蚀刻鳍204(与鳍104相类似)且半导体层206随后在各自的s/d区中生长作为用于hgaa器件200的s/d部件。由于在不同晶向处的生长速率不同，半导体层206的每个都具有菱形，这是半导体层206中的材料的固有的属性。因此，两个鳍204之间的最小间隔s1是有限的从而使得s/d部件206足够大同时防止邻近的s/d部件206合并在一起。相反地，本发明的实施例使用s/d半导体层110作为基础生长半导体层122(s/d部件)，这限制了半导体层122的横向生长。这示出在具有其中鳍104包括五个s/d半导体层110的实施例的图8g中。参照图8g，在中间的外延生长阶段中，每个半导体层122'都生长远离各自的s/d半导体层110。半导体层122'的横向生长受到各自的s/d半导体层110的尺寸和形状的限制。随着半导体层122'生长，它们合并为具有垂直的条状形状的一个更大的半导体层122。半导体层122'的有限制的横向生长的结果，两个邻近的鳍104之间的最小间隔s2可以比s1更小，这有利地增加了半导体器件的集成。

在操作22处，方法10(图1b)在半导体层122和隔离结构106上方形成层间介电(ild)层126。参照图9a至图9c，在本实施例中，在ild层126的形成之前，在半导体层122和隔离结构106上方形成接触蚀刻停止(ces)层124。ces层124可以包括诸如氮化硅、氧化硅、氮氧化硅、和/或其他材料的介电材料。可以通过ald、pecvd、或其它合适的沉积或氧化工艺形成ces层124。ild层126可以包括诸如原硅酸四乙酯氧化物、未掺杂的硅酸盐玻璃、或掺杂的氧化硅(诸如硼磷硅硅酸盐玻璃、熔融石英玻璃、磷硅酸盐玻璃、硼掺杂的硅玻璃)、和/或其他合适的介电材料的材料。可以通过pecvd工艺、可流动cvd(fcvd)工艺或其它合适的沉积技术沉积ild层126。在实施例中，在沉积ces层124和ild层126之后，实施cmp工艺以平坦化器件100的顶面，这还去除了硬掩模层116和蚀刻停止层114(图8b和图8c)。结果，从器件100的顶面暴露多晶硅层112。

在操作24处，方法10(图1b)去除了伪栅极堆叠件111以暴露鳍104的沟道区104b。参照图10a至图10c，包括多晶硅层112和其下方的任何其它层的伪栅极堆叠件111(见图9b和图9c)被去除以形成开口128。在开口128中暴露出鳍104的沟道区104b。在实施例中，操作24包括一种或多种蚀刻工艺，诸如湿蚀刻、干蚀刻、或其它蚀刻技术。

在操作26处，方法10(图1b)通过开口128去除半导体层108的部分。参照图11a和图11c，去除在沟道区104b中的半导体层108或其部分。结果，沟道区104b中的半导体层110的部分悬置在开口128中。在下面的讨论中，半导体层110的悬置在开口128中的部分也称为沟道半导体层110。通过操作26稍微蚀刻或不蚀刻沟道半导体层110。在本实施例中，稍微蚀刻沟道半导体层110以形成棒状形状(例如，纳米线)(见图11b)。在各个实施例中，沟道半导体层110(图11b)和s/d半导体层110(图11a)可以具有相同或不同的截面轮廓。例如，它们中的任意一个或两个可以具有矩形、圆形、或“x-z”平面中的其它几何形状。

在实施例中，通过操作26的半导体层108的选择性去除可以使用参照操作18的上述相同的技术。在实施例中，氧化半导体层108的剩余部分被氧化以变成用于隔离目的的氧化物层108'。进一步关于本实施例，氧化工艺可以包括湿氧化工艺、干氧化工艺、或它们的组合。在一个实例中，使用水蒸气或蒸汽作为氧化剂暴露器件100于湿氧化工艺。在半导体层108包括硅锗的一个实例中，氧化物层108'包括硅或硅锗氧化物。

在操作28处，方法10(图1b)在鳍104的沟道区104b上方形成栅极堆叠件129。参照图12a和图12c，栅极堆叠件129填充开口128(图11b和图11c)且围绕在沟道半导体层110的每个(例如，纳米线)周围。在本实施例中，栅极堆叠件129包括可以由在开口128的内表面上且直接围绕在沟道半导体层110的每个上的一层或多层的介电材料组成的介电层130。栅极堆叠件129还包括可以由介电层130上方的一层或多层组成的栅极金属堆叠件132，并且金属填充层134位于栅极金属堆叠件132上方。如图12b所示，层130和层132围绕在每个沟道半导体层110(例如，纳米线)周围以形成其晶体管沟道。控制层130和层132的厚度从而来自邻近的晶体管沟道的层132彼此不接触。参照图12b和图12c，栅极堆叠件129围绕在垂直堆叠的横向取向的沟道半导体层110周围。因此，器件100是堆叠的水平全环栅(s-hgaa)器件。参照图12a，器件100的s/d区包括彼此间隔开的多个s/d半导体层110，并且还包括围绕在每个半导体层110周围的半导体层122。

在实施例中，介电层130可以包括诸如氧化硅层或氮氧化硅的介电材料并且可以通过化学氧化、热氧化、ald、cvd和/或其它合适的方法形成。介电层130还可包括诸如氧化铪、氧化锆、氧化镧、氧化钛、氧化钇、钛酸锶、其它合适的金属氧化物、或它们的组合的高k介电层；且可以通过ald和/或其它合适的方法形成。在实施例中，栅极金属堆叠件132可包括功函数金属层。功函数金属层可以是p型功函数金属层或n型功函数金属层。p型功函数金属层包括选自但不限于氮化钛、氮化钽、钌、钼、钨、铂或者它们的组合的组的金属。n型功函数金属层包括选自但不限于钛、铝、碳化钽、碳氮化钽、氮硅化钽或它们的组合的组的金属。p型或n型功函数金属层可以包括多个层并且可以通过cvd、pvd和/或其他合适的工艺沉积。金属填充层134可以包括铝、钨、钴、铜、和/或其它合适的材料，并且可以由cvd、pvd、镀敷、和/或其它合适的工艺形成。在实施例中，在沉积各个层130、132和134之后，实施cmp工艺以平坦化器件100的顶面。

在操作30处，方法10(图1b)实施进一步处理以完成s-hgaa器件100的制造。例如，其可以在衬底102上方形成配置为连接各个部件以形成可以包括一个或多个多栅极器件的功能电路的接触开口、接触金属以及各种接触件、通孔、引线和多层互连部件(如，金属层和层间电介质)。更具体地，其可以形成贯穿ild层126并且接触半导体层122的接触金属。

尽管不旨在限制，但本发明的一个或多个实施例提供了半导体器件及其形成工艺的许多益处。例如，本发明的实施例形成用于堆叠的水平全环栅(s-hgaa)器件的源极和漏极(s/d)部件。s/d部件可以被形成以具有较窄的轮廓以适应紧凑的鳍-鳍间隔。这有利地增加了用于s-hgaa器件的集成度。此外，本发明的实施例可以用于形成具有任何数量的堆叠的沟道的s-hgaa器件，以提供更大的灵活性和可缩放性。进一步地，本发明的实施例可以被集成至现有的cmos制造流程中，以提供改善的工艺窗口。

在一个示例性实施例中，本发明涉及一种形成半导体器件的方法。该方法包括形成从衬底延伸的鳍。鳍具有源极/漏极(s/d)区和沟道区。鳍包括第一半导体层和第一半导体层上的第二半导体层。第一半导体层具有第一组分，且第二半导体层具有不同于第一组分和第二组分。该方法还包括从鳍的s/d区去除第一半导体层，从而第二半导体层的在s/d区中的第一部分悬置在间隔中。该方法还包括在s/d区中外延生长第三半导体层，第三半导体层围绕在第二半导体层的第一部分周围。

在另一示例性实施例中，本发明涉及一种形成半导体器件的方法。该方法包括形成从衬底延伸的鳍。鳍包括多个第一半导体层和多个第二半导体层，其中，第一半导体层和第二半导体层交替堆叠。该方法还包括在鳍的沟道区上方形成伪栅极堆叠件，并且从鳍的s/d区去除第一半导体层的部分，从而第二半导体层的在s/d区中的第一部分的每个都在各自的间隔中悬置。该方法还包括在s/d区中外延生长第三半导体层，其中，第三半导体层围绕在第二半导体层的第一部分的每个的周围。该方法还包括去除伪栅极堆叠件，从而暴露鳍的沟道区。该方法还包括从鳍的沟道区去除第一半导体层的部分，从而第二半导体层的在沟道区中的第二部分的每个都悬置在各自间隔中。该方法还包括在鳍的沟道区上方形成栅极堆叠件，其中，栅极堆叠件围绕在第二半导体层的第二部分的每个的周围。

在又一示例性实施例中，本发明涉及一种半导体器件。半导体器件包括衬底和从衬底延伸的鳍元件。鳍元件包括沟道区以及在沟道区的相对两侧上的两个源极和漏极(s/d)区。沟道区包括彼此间隔开的沟道半导体层。s/d区的每个都包括彼此间隔开的第一半导体层和围绕在第一半导体层的每个的周围的第二半导体层。该半导体器件还包括设置在鳍元件的沟道区上方且围绕每个沟道半导体层的栅极堆叠件。

本发明的实施例提供了一种形成半导体器件的方法，所述方法包括：形成从衬底延伸的鳍，所述鳍具有源极/漏极区和沟道区，其中，所述鳍包括第一半导体层和所述第一半导体层上的第二半导体层，所述第一半导体层具有第一组分，以及所述第二半导体层具有与所述第一组分不同的第二组分；从所述鳍的所述源极/漏极区去除所述第一半导体层，从而使得所述第二半导体层的在所述源极/漏极区中的第一部分悬置在间隔中；以及在所述源极/漏极区中外延生长第三半导体层，所述第三半导体层围绕在所述第二半导体层的所述第一部分周围。

根据本发明的一个实施例，其中，所述第三半导体层掺杂有比所述第二半导体层更高的掺杂剂浓度。

根据本发明的一个实施例，其中，所述第二半导体层和所述第三半导体层的每个都包括硅。

根据本发明的一个实施例，方法还包括：从所述鳍的所述沟道区去除所述第一半导体层，从而使得所述第二半导体层的第二部分悬置在间隔中；以及在所述鳍的所述沟道区上方形成栅极堆叠件，其中，所述栅极堆叠件的部分围绕在所述第二半导体层的所述第二部分周围。

根据本发明的一个实施例，其中，所述第二半导体层的所述第一部分和所述第二部分具有不同的截面轮廓。

根据本发明的一个实施例，方法还包括：在从所述鳍的所述源极/漏极区去除所述第一半导体层之前，形成覆盖所述鳍的所述沟道区的伪栅极堆叠件。

根据本发明的一个实施例，方法还包括：在外延生长所述第三半导体层之后，在所述第三半导体层上方形成层间介电层；去除所述伪栅极堆叠件以暴露所述鳍的所述沟道区；从所述鳍的所述沟道区去除所述第一半导体层，从而使得所述第二半导体层的第二部分悬置在间隔中；以及在所述鳍的所述沟道区上方形成栅极堆叠件，其中，所述栅极堆叠件的部分围绕在所述第二半导体层的所述第二部分周围。

根据本发明的一个实施例，其中，所述第一半导体层包括硅锗并且所述第二半导体层包括硅。

根据本发明的一个实施例，其中，所述第二半导体层的所述第一部分和所述第三半导体层共同地形成垂直的条状形状。

本发明的实施例还提供了一种形成半导体器件的方法，所述方法包括：形成从衬底延伸的鳍，所述鳍具有多个第一半导体层和多个第二半导体层，所述第一半导体层和所述第二半导体层交替堆叠；在所述鳍的沟道区上方形成伪栅极堆叠件；从所述鳍的源极/漏极区去除所述第一半导体层的部分，从而使得所述第二半导体层的在所述源极/漏极区中的第一部分悬置在各自间隔中；在所述源极/漏极区中外延生长第三半导体层，其中，所述第三半导体层围绕在所述第二半导体层的所述第一部分的每个的周围；去除所述伪栅极堆叠件，从而暴露所述鳍的所述沟道区；从所述鳍的所述沟道区去除所述第一半导体层的部分，从而使得所述第二半导体层的在所述沟道区中的第二部分悬置在各自间隔中；以及在所述鳍的所述沟道区上方形成栅极堆叠件，其中，所述栅极堆叠件围绕在所述第二半导体层的所述第二部分的每个的周围。

根据本发明的一个实施例，方法还包括：在去除所述伪栅极堆叠件之前，在所述第三半导体层上方形成层间介电层。

根据本发明的一个实施例，其中，所述第一半导体层的每个都包括硅锗，并且所述第二半导体层的每个都包括硅。

根据本发明的一个实施例，方法还包括：在从所述鳍的所述源极/漏极区去除所述第一半导体层的所述部分之前，在所述伪栅极堆叠件的侧壁上形成栅极间隔件。

根据本发明的一个实施例，其中，所述第三半导体层具有比所述第二半导体层的所述第一部分的每个更高的掺杂剂浓度。

根据本发明的一个实施例，其中，从所述鳍的所述源极/漏极区去除所述第一半导体层的所述部分包括：调节的蚀刻工艺以选择性地去除所述第一半导体层的所述部分，而所述第二半导体层的在所述源极/漏极区中的所述第一部分保持不变。

本发明的实施例还提供了一种半导体器件，包括：衬底；鳍元件，从所述衬底延伸，其中：所述鳍元件包括沟道区以及所述沟道区的相对侧上的两个源极和漏极区，所述沟道区包括彼此间隔开的沟道半导体层，和所述源极和漏极区的每个都包括彼此间隔开的第一半导体层以及围绕在所述第一半导体层的每个的周围的第二半导体层；以及栅极堆叠件，设置在所述鳍元件的所述沟道区上方并且围绕所述沟道半导体层的每个。

根据本发明的一个实施例，其中：所述第一半导体层的每个都包括第一半导体材料并且不含掺杂剂；以及所述第二半导体层包括所述第一半导体材料并且掺杂有n型掺杂剂和p型掺杂剂中的一种。

根据本发明的一个实施例，其中：所述第二半导体层和所述第一半导体层掺杂有相同类型的掺杂剂；以及所述第二半导体层具有比所述第一半导体层的每个更高的掺杂剂浓度。

根据本发明的一个实施例，其中，所述第二半导体层和所述第一半导体层掺杂有不同的掺杂剂物质。

根据本发明的一个实施例，其中，所述鳍元件的所述源极和漏极区的每个都具有垂直的条状形状。

上面概述了若干实施例的部件、使得本领域技术人员可以更好地理解本发明的实施例。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实现与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围、并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。