半导体结构及其形成方法与流程

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术：

随着半导体制造技术的飞速发展，半导体器件朝着更高元件密度以及更高集成度的方向发展，栅极的有效长度也不断减小，导致栅极对沟道控制能力减弱。

鳍式场效应晶体管(finfield-effecttransistor,finfet)的栅极成类似鱼鳍的叉状3d架构。finfet的沟道凸出衬底表面形成鳍部，栅极覆盖鳍部的顶面和侧壁，从而使反型层形成在沟道各侧上，可于电路的两侧控制电路的接通与断开。这种设计能够增加栅极对沟道区的控制，从而能够很好地抑制晶体管的短沟道效应。由此可见，鳍部的高度和厚度影响晶体管沟道区横截面的尺寸，影响栅极对沟道的控制作用。因此，鳍部的尺寸对晶体管的性能起重要作用。

然而，现有技术的半导体结构的形成方法存在形成鳍式场效应晶体管的过程中，晶体管鳍部高度难以控制的缺点。

技术实现要素：

本发明解决的问题是提供一种半导体结构及其形成方法，能够较容易地控制鳍部高度。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区域和第二区域；形成刻蚀阻挡层，所述刻蚀阻挡层包括位于第一区域衬底表面的第一刻蚀阻挡层；在所述衬底和第一刻蚀阻挡层表面形成鳍部材料层，所述鳍部材料层与第一刻蚀阻挡层的材料不相同；图形化所述第一区域和第二区域的鳍部材料层，在第一区域形成暴露出第一刻蚀阻挡层的第一开口，并在所述第二区域形成多个第二开口；刻蚀所述第 二开口底部的衬底，使第二开口的深度大于第一开口的深度，形成位于相邻所述第二开口之间的初始鳍部；形成隔离层，所述隔离层位于所述第一开口底部第一刻蚀阻挡层表面及初始鳍部之间衬底表面，所述刻蚀阻挡层与隔离层材料的组成元素不同；对所述隔离层进行刻蚀至暴露出所述刻蚀阻挡层，形成隔离结构。

可选的，所述衬底和鳍部材料层的材料为单晶硅；所述第一刻蚀阻挡层的材料为硅锗、锗或碳化硅。

可选的，所述第一刻蚀阻挡层的厚度为10nm～1000nm。

可选的，形成所述第一刻蚀阻挡层的步骤包括：通过外延生长工艺在所述衬底表面形成初始第一刻蚀阻挡层；去除第二区域的初始第一刻蚀阻挡层，保留第一区域的初始第一刻蚀阻挡层；形成所述鳍部材料层的方法包括：通过外延生长工艺在所述衬底和第一刻蚀阻挡层表面形成鳍部材料层。

可选的，所述鳍部材料层的材料与衬底的材料相同。

可选的，形成覆盖所述第一刻蚀阻挡层及初始鳍部之间衬底的隔离层的步骤包括：形成表面高于所述初始鳍部顶面的初始隔离层；通过化学机械抛光对所述初始隔离层进行平坦化处理，使第一区域和第二区域初始隔离层表面平齐，形成隔离层。

可选的，所述第一刻蚀阻挡层与鳍部材料层的组成元素不同；所述刻蚀阻挡层还包括，位于所述第一开口底部第一刻蚀阻挡层表面的第二刻蚀阻挡层，所述第二刻蚀阻挡层的材料与鳍部材料层的组成元素不同；对所述隔离层进行刻蚀的步骤之后，还包括去除所述第二刻蚀阻挡层。

可选的，在衬底上形成刻蚀阻挡层的步骤还包括：图形化所述第一区域和第二区域鳍部材料层的步骤之后，形成第二刻蚀阻挡层，所述第二刻蚀阻挡层位于所述第一开口底部第一刻蚀阻挡层表面和第二开口底部表面；刻蚀所述第二开口底部的衬底之前，所述形成方法还包括：刻蚀去除所述第二开口底部表面的第二刻蚀阻挡层，保留覆盖所述第一开口底部第一刻蚀阻挡层表面的第二刻蚀阻挡层。

可选的，所述第二刻蚀阻挡层的材料为氮化硅或氮氧化硅。

可选的，所述第二刻蚀阻挡层的厚度为5nm～20nm。

可选的，形成所述第二刻蚀阻挡层的方法包括化学气相沉积工艺。

可选的，图形化所述鳍部材料层以及衬底的步骤包括：通过干法刻蚀工艺刻蚀所述鳍部材料层以及衬底；在所述干法刻蚀过程中，刻蚀气体对鳍部材料层与所述第一刻蚀阻挡层的刻蚀速率之比值大于10；刻蚀气体对所述衬底与第一刻蚀阻挡层的刻蚀速率之比值大于10。

可选的，在所述衬底和第一刻蚀阻挡层上形成鳍部材料层的步骤包括：在所述第一区域的第一刻蚀阻挡层和第二区域的衬底上形成初始鳍部材料层；通过化学机械平坦化对所述初始鳍部材料层进行平坦化处理，使第一区域和第二区域初始鳍部材料层表面平齐。

相应的，本发明还提供一种半导体结构，包括：衬底，所述衬底包括第一区域和第二区域；位于第一区域衬底上的第一刻蚀阻挡层；位于第一区域第一刻蚀阻挡层上的鳍部材料层，所述鳍部材料层中具有第一开口，所述第一开口暴露出第一刻蚀阻挡层；位于第二区域衬底上的初始鳍部，所述第一刻蚀阻挡层与初始鳍部的材料不相同；覆盖第二区域初始鳍部部分侧壁的隔离结构，所述隔离结构暴露出初始鳍部部分侧壁。

可选的，所述衬底、初始鳍部以及鳍部材料层的材料为单晶硅；所述第一刻蚀阻挡层的材料为锗、硅锗或碳化硅。

可选的，所述第一刻蚀阻挡层的厚度为10nm～1000nm。

可选的，所述初始鳍部顶部表面到隔离结构表面的距离在20nm～80nm的范围内。

可选的，所述第一开口的深度与初始鳍部顶部表面到隔离结构表面的距离相同。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的半导体结构的形成方法中，形成鳍部材料层的步骤之前，在衬底上形成刻蚀阻挡层，形成刻蚀阻挡层的步骤包括：在第一区域衬底表面形成第一刻蚀阻挡层，所述隔离层与所述刻蚀阻挡层的组成元素不同。在后续 刻蚀隔离层的步骤中，可以通过检测生成的刻蚀副产物的成分对去除的隔离层厚度进行控制，从而对隔离层露出的初始鳍部的高度进行控制，不致使鳍部高度过大或过小而影响形成的晶体管沟道的阻抗，进而使所形成的半导体结构具有良好的电性能。当刻蚀副产物发生变化时，说明已经暴露出刻蚀阻挡层。停止刻蚀形成鳍部就在第二区域去除了与第一区域隔离层具有相同厚度的隔离层，从而通过控制去除的隔离层厚度控制露出的初始鳍部的高度，露出于隔离层的初始鳍部构成鳍部，从而实现了对晶体管鳍部高度的控制。

进一步，所述第二刻蚀阻挡层可用做刻蚀隔离层的刻蚀停止层，弥补第一刻蚀阻挡层在刻蚀鳍部材料层时因被刻蚀而产生的缺陷，增加刻蚀阻挡层表面的平整度，从而增加对鳍部高度控制的精度。此外，所述第二刻蚀阻挡层还可以在刻蚀鳍部材料层的步骤中保护第一刻蚀阻挡层，减小对所述第一刻蚀阻挡的影响，从而可以减低刻蚀工艺的难度。

本发明的半导体结构中，在第一区域衬底表面形成有第一刻蚀阻挡层，所述第一刻蚀阻挡层能够用于定义鳍部的高度。在后续刻蚀隔离层的步骤中，可以通过检测生成的刻蚀副产物的成分对去除的隔离层厚度进行控制，从而对隔离层露出的初始鳍部的高度进行控制。

附图说明

图1至图5是一种半导体结构的形成方法各步骤的结构示意图；

图6至图12是本发明半导体结构的形成方法一实施例各步骤的结构示意图；

图13至图18是本发明半导体结构的形成方法又一实施例各步骤的结构示意图。

具体实施方式

现有技术的半导体结构的形成方法存在诸多问题，例如：鳍式场效应晶体管鳍部高度难以控制。

现结合现有技术的半导体结构，分析半导体结构的鳍部高度难以控制的原因：

图1至图5是一种半导体结构的形成方法各步骤的结构示意图。所述半导体结构的形成方法包括：

请参考图1，提供衬底100，并在所述衬底100上形成掩膜层110。

请参考图2，以所述掩膜层110为掩膜对所述衬底100进行刻蚀，形成初始鳍部120。

请参考图3，形成覆盖所述初始鳍部120的隔离层131。

请参考图4，通过化学机械抛光对所述隔离层131进行平坦化。

请参考图5，对所述隔离层131(如图4所示)进行刻蚀，暴露出初始鳍部120(如图4所示)部分侧壁，形成隔离结构130，露出于所述隔离结构130的部分初始鳍部120形成鳍部121。

如图4和图5所示，所述半导体结构的形成方法中，通过对隔离层131进行刻蚀，使所述初始鳍部120部分侧壁露出于所述隔离层131，形成鳍部121。在形成所述鳍部121的过程中，只对所述隔离层131进行刻蚀，并通过对刻蚀速率和刻蚀时间的控制，实现对鳍部121的高度进行控制。然而，在刻蚀过程中，刻蚀速率及刻蚀时间与待形成的鳍部121之间距离及刻蚀深度有关，因此，很难精确控制鳍部121高度。鳍部121高度的不精确容易影响晶体管沟道的宽度，从而影响沟道的阻抗，进而使半导体结构的电性能受到影响。

为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区域和第二区域；在衬底上形成刻蚀阻挡层，形成刻蚀阻挡层的步骤包括在第一区域衬底表面形成第一刻蚀阻挡层；在所述衬底和第一刻蚀阻挡层上形成鳍部材料层，所述鳍部材料层与第一刻蚀阻挡层的材料不相同；图形化所述第一区域和第二区域的鳍部材料层以及第二区域的衬底，在第一区域形成暴露出刻蚀阻挡层的第一开口，并在所述第二区域形成初始鳍部；形成覆盖所述第一开口处第一刻蚀阻挡层及初始鳍部之间衬底的隔离层，所述刻蚀阻挡层与隔离层的组成元素不同；对所述隔离层进行刻蚀，产生刻蚀副产物；对所述隔离层进行刻蚀的步骤中，对所述刻蚀副产物进行检测，刻蚀至所述刻蚀副产物发生变化。

其中，形成鳍部材料层的步骤之前，在衬底上形成刻蚀阻挡层，形成刻蚀阻挡层的步骤包括：在第一区域衬底表面形成第一刻蚀阻挡层，所述隔离层与所述刻蚀阻挡层的组成元素不同。在后续刻蚀隔离层的步骤中，可以通过检测生成的刻蚀副产物的成分对去除的隔离层厚度进行控制，从而对隔离层露出的初始鳍部的高度进行控制，不致使鳍部高度过大或过小而影响形成的晶体管沟道的阻抗，进而使所形成的半导体结构具有良好的电性能。当刻蚀副产物发生变化时，说明已经暴露出刻蚀阻挡层。停止刻蚀形成鳍部就在第二区域去除了与第一区域隔离层具有相同厚度的隔离层，从而通过控制去除的隔离层厚度控制露出的初始鳍部的高度，露出于隔离层的初始鳍部构成鳍部，从而实现了对晶体管鳍部高度的控制。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图6至图12是本发明半导体结构的形成方法一实施例各步骤的结构示意图。

请参考图6，提供衬底200，所述衬底200包括第一区域i和第二区域ii。

所述衬底200用于形成半导体结构。

本实施例中，所述第一区域i用于形成伪鳍部，通过对伪鳍部高度的检测控制后续形成的第二区域鳍部的高度；所述第二区域ii用于形成鳍式场效应晶体管。

本实施例中，所述衬底200的材料为单晶硅。在其他实施例中，所述衬底还可以为锗衬底、硅锗衬底或半导体上硅衬底等半导体衬底。

继续参考图6，形成刻蚀阻挡层，所述刻蚀阻挡层包括位于第一区域i衬底200表面的第一刻蚀阻挡层210。

所述刻蚀阻挡层用于控制后续形成的第二区域ii鳍部的高度。

需要说明的是，本实施例中，为简化工艺流程，所述刻蚀阻挡层仅包括所述第一刻蚀阻挡层210。因此，所述第一刻蚀阻挡层210即为所述刻蚀阻挡层，用于控制后续形成的鳍部高度。

本实施例中，形成所述第一刻蚀阻挡层210的步骤包括：在第一区域i和第二区域ii衬底200表面形成初始第一刻蚀阻挡层。去除第二区域ii上的所述初始第一蚀阻挡层，保留第一区域i上的初始第一刻蚀阻挡层，形成所述第一刻蚀阻挡层210。

具体的，本实施例中，通过外延生长工艺在第一区域i和第二区域ii衬底200表面形成所述初始第一刻蚀阻挡层。

本实施例中，所述外延生长的工艺参数包括：反应温度为600℃～1100℃；气体压强为1torr～500torr；反应气体为硅源气体、锗源气体、氯气和氢气，其中硅源气体为sih4、sih2cl2或si2cl6，锗源气体为geh4。

本实施例中，通过干法刻蚀去除第二区域ii上的所述初始第一蚀阻挡层，形成所述第一刻蚀阻挡层210。在其他实施例中，还可以通过湿法刻蚀去除第二区域ii上的所述初始第一蚀阻挡层。

本实施例中，所述第一刻蚀阻挡层210的材料为能够与后续形成的鳍部材料层晶格匹配的单晶体，从而能够为所述鳍部材料层提供籽晶。具体的，所述第一刻蚀阻挡层210的材料为单晶态的硅锗。硅锗的晶格与衬底200的晶格匹配度好。在其他实施例中，所述第一刻蚀阻挡层的材料还可以为锗、碳化硅或其他iii至v族元素形成的单晶体，如gan，gaas。

需要说明的是，如果所述第一刻蚀阻挡层210的厚度过小，容易在后续刻蚀所述衬底200的过程中被刻蚀去除而很难控制鳍部的高度；如果所述第一刻蚀阻挡层210的厚度过大，容易增加后续形成于第一区域i与第二区域ii的鳍部材料层表面的高度差，从而增加对鳍部高度的控制难度。具体的，本实施例，所述第一刻蚀阻挡层210的厚度在10nm～1000nm的范围内。

请参考图7，在所述衬底200和刻蚀阻挡层210表面形成鳍部材料层220，所述鳍部材料层220与第一刻蚀阻挡层210的组成元素不同。

所述鳍部材料层220用于形成鳍式场效应管的鳍部。

本实施例中，形成所述鳍部材料层220的步骤包括：

在所述第一区域i第一刻蚀阻挡层210和第二区域ii衬底200上形成初 始鳍部材料层；

通过化学机械平坦化工艺对所述初始鳍部材料层进行平坦化处理，形成鳍部材料层220，使第一区域i和第二区域ii鳍部材料层220表面齐平。

所述平坦化处理能够使所述鳍部材料层220表面平整，且能够使第一区域i和第二区域ii鳍部材料层220表面齐平，进而能够更好地对后续第二区域ii的鳍部高度进行控制。

本实施例中，所述初始鳍部材料层的材料与衬底200的材料相同。与衬底200具有相同材料的初始鳍部材料层与衬底200的晶格匹配度好，形成的鳍部材料层220的缺陷少，质量高。具体的，所述初始鳍部材料层的材料为单晶硅。

本实施例中，形成所述初始鳍部材料层的方法为外延生长工艺。所述外延生长工艺的反应气体包括硅烷。

本实施例中，所述鳍部材料层220与所述初始鳍部材料层的材料相同，即所述鳍部材料层220的材料与衬底200的材料相同。具体的，所述鳍部材料层220的材料也为单晶硅。

需要说明的是，所述鳍部材料层220用于形成鳍部，如果所述鳍部材料层220的厚度过大或过小，容易导致鳍部过大或过小，从而使沟道宽度过大或过小，进而影响沟道电阻的大小，影响场效应晶体管的电性能。具体的，本实施例中，所述第一区域i所述鳍部材料层220的厚度为20nm～80nm；所述第二区域ii所述鳍部材料层220的厚度为30nm～1080nm。

请参考图8，图形化所述第一区域i和第二区域ii的鳍部材料层220，在第一区域i形成暴露出第一刻蚀阻挡层210的第一开口202，并在所述第二区域ii形成多个第二开口203；

刻蚀所述第二开口203底部的衬底200，使第二开口203的深度大于第一开口202的深度，形成位于相邻所述第二开口203之间的初始鳍部230。所述第一开口202和第二开口203用于后续容纳隔离层；所述初始鳍部230用于形成鳍部。

需要说明的是，本实施例中，所述刻蚀阻挡层仅包括第一刻蚀阻挡层210，因此本实施例中，图形化所述第一区域i和第二区域ii的鳍部材料层220与图形化第二区域ii衬底200的步骤在同一图形化过程中进行。

本实施例中，所述第一区域i用于形成伪鳍部，并通过对所述伪鳍部的检测对后续第二区域ii鳍部的高度和线宽进行控制，所述线宽指鳍部顶端的宽度。因此，图形化所述第一区域i和第二区域ii的鳍部材料层220的步骤包括：对第一区域i的鳍部材料层220进行图形化，形成第一区域鳍部231，所述第一区域鳍部231即为伪鳍部。

本实施例中，所述鳍部材料层220(如图7所示)的材料与所述衬底200的材料相同，因此，图形化所述第一区域i和第二区域ii的鳍部材料层220与图形化第二区域ii的衬底200的步骤可以在同一图形化工艺中进行。

具体的，图形化所述第一区域i和第二区域ii的鳍部材料层220以及第二区域ii的衬底200的步骤包括：

在所述鳍部材料层220上形成掩膜层201，所述掩膜层201用于定义初始鳍部230的尺寸和位置，并定义后续第一区域i中暴露出的第一刻蚀阻挡层210的尺寸和位置；

以所述掩膜层201为掩膜，对所述鳍部材料层220和第二区域衬底200进行刻蚀，在第一区域i形成所述第一区域鳍部231并在所述第二区域ii形成所述初始鳍部230。

本实施例中，掩膜层201具有与所述第一区域鳍部231对应的第一图形和与初始鳍部230对应的第二图形，所述第一图形与所述第二图形相同。因此，本实施例中，所述第一区域鳍部231和初始鳍部230的顶部宽度相同。

本实施例中，所述掩膜层201的材料与鳍部材料层220的材料不相同。具体的，所述掩膜层201的材料为氮化硅或氮氧化硅。

本实施例中，通过干法刻蚀工艺对所述鳍部材料层220和第二区域ii衬底200进行刻蚀。干法刻蚀为各向异性刻蚀法，具有很好地剖面控制和线宽控制，因此，能够较容易地控制初始鳍部230的线宽。所述刻蚀采用时间控制，且刻蚀对鳍部材料层220和刻蚀阻挡层210具有较高的选择比：刻蚀对 鳍部材料层220的刻蚀速率较快，对刻蚀阻挡层210的刻蚀速率较慢或不刻蚀。在第一区域i，刻蚀到暴露出刻蚀阻挡层210时刻蚀基本停止；而在第二区域ii，刻蚀会继续进行，直至初始鳍部230具有预定高度，且初始鳍部230的高度大于第一区域鳍部231的高度。

需要说明的是，如果对所述鳍部材料层220和第二区域衬底200进行刻蚀的过程中，刻蚀气体对单晶硅与第一刻蚀阻挡层210的刻蚀选择比过小，在刻蚀过程中所述第一刻蚀阻挡层210容易被去除。因此，本实施例中，刻蚀气体对鳍部材料层220与所述第一刻蚀阻挡层210的刻蚀选择比大于10；刻蚀气体对衬底与所述第一刻蚀阻挡层210的刻蚀选择比大于10。

后续形成覆盖所述第一开口202底部第一刻蚀阻挡层及初始鳍部230之间衬底200的隔离层，隔离层与所述刻蚀阻挡层材料的组成元素不同。

本实施例中，形成覆盖所述第一开口202底部第一刻蚀阻挡层210及初始鳍部230之间衬底200的隔离层的步骤如图9和图10所示。

请参考图9，形成表面高于所述初始鳍部230顶面的初始隔离层241。

本实施例中，所述初始隔离层241的材料为氧化硅。在其他实施例中，所述初始隔离层的材料还可以为氮化硅或氮氧化硅。

本实施例中，通过化学气相沉积工艺形成所述初始隔离层241。化学气相沉积能够形成均匀且针孔少的初始隔离层241。在其他实施例中，还可以通过原子层沉积工艺或物理沉积工艺形成初始隔离层。

请参考图10，通过化学机械抛光对所示初始隔离241(如图9所示)进行平坦化处理，使第一区域i和第二区域ii初始隔离层表面平齐，形成隔离层242。

本实施例中，所述平坦化处理使第一区域i和第二区域ii初始隔离层241表面平齐，能够降低对鳍部高度的控制难度。此外，所述平坦化处理能够增加隔离层242表面的平坦度，增加控制精度。

本实施例中，所述隔离层242的材料与所述初始隔离层241的材料相同，具体的，所述隔离层242的材料为氧化硅。

请参考图11，对所述隔离层242(如图10所示)进行刻蚀至暴露出所述刻蚀阻挡层，形成隔离结构240。

对所述隔离层242进行刻蚀的步骤中，产生刻蚀副产物。对所述刻蚀副产物进行检测，刻蚀所述隔离层242至所述刻蚀副产物发生变化，形成隔离结构240，所述隔离结构240暴露出所述初始鳍部230(如图10所示)的部分侧壁。露出于隔离结构240的部分初始鳍部230构成鳍部232。

本实施例中，刻蚀气体为cf4、hf和cf2，且刻蚀气体的组成元素不包括锗。

需要说明的是，本实施例中，所述第一刻蚀阻挡层210的材料为硅锗，隔离层242的材料为氧化硅。对所述刻蚀副产物进行检测的步骤中，如果在刻蚀副产物中检测到锗，则刻蚀阻挡层210表面已经暴露出，停止刻蚀。所形成的鳍部232高度等于刻蚀阻挡层210上方第一区域鳍部231的高度，也就是说，所述鳍部232的高度与鳍部材料层220(如图7所示)的厚度相等。具体的，所述鳍部232的高度为20nm～80nm。

需要说明的是，对所述隔离层242进行刻蚀的步骤之后，所述形成方法还包括：

如图12所示，形成横跨所述鳍部232的栅极结构，所述栅极结构位于所述鳍部232部分侧壁表面和顶部表面。

本实施例中，所述栅极结构还横跨所述第一区域鳍部231，覆盖所述第一区域鳍部231部分侧壁和顶部表面。

本实施例中，所述栅极结构包括：横跨所述鳍部232的栅介质层251和位于所述栅介质层251表面的栅极层252。所述栅介质层251用于实现栅极层252和所述鳍部232之间的电绝缘；所述栅极层252用于形成晶体管的栅极，所述栅极层252下方鳍部232形成晶体管沟道。

本实施例中，所述栅介质层251的材料为高k介质材料，具体的，所述栅介质层251的材料为氮化钛或氮化钽。

本实施例中，所述栅极层252的材料为钛铝合金，在其他实施例中，所 述栅极层252的材料还可以为钨。

在所述栅极结构两侧的鳍部232中形成源区和漏区，在此不再赘述。

图13至图18是本发明的半导体结构的形成方法另一实施例的各步骤结构示意图。

本实施例与上一实施例的相同之处在此不再赘述，不同之处包括：所述第一刻蚀阻挡层与鳍部材料层的组成元素不同；所述刻蚀阻挡层还包括位于所述第一开口底部第一刻蚀阻挡层表面的第二刻蚀阻挡层，所述第二刻蚀阻挡层的材料与鳍部材料层的组成元素不同；

形成刻蚀阻挡层的步骤还包括：图形化所述第一区域和第二区域鳍部材料层的步骤之后，形成第二刻蚀阻挡层，所述第二刻蚀阻挡层位于所述第一开口底部第一刻蚀阻挡层表面和第二开口底部表面；

刻蚀所述第二开口底部的衬底之前，所述形成方法还包括：刻蚀去除所述第二开口底部表面的第二刻蚀阻挡层，保留覆盖所述第一开口底部第一刻蚀阻挡层表面的第二刻蚀阻挡层。

对所述隔离层进行刻蚀的步骤之后，所述形成方法还包括去除所述第二刻蚀阻挡层。

具体的，请参考图13，图形化所述第一区域a和第二区域b的鳍部材料层，形成暴露出所述第一刻蚀阻挡层310的第一开口302，在所述第二区域b形成多个第二开口303，及位于所述第二开口303之间的前驱鳍部333。

本实施例中，所述第二区域b用于形成伪鳍部，因此，图形化所述第一区域a鳍部材料层的步骤中，形成多个第一开口302和位于第二开口302之间的第一区域鳍部331。

本实施例中，所述第一刻蚀阻挡层310用作对鳍部材料层进行刻蚀的刻蚀停止层。所述第一刻蚀阻挡层310与衬底300的组成元素不同。

本实施例中，图形化所述鳍部材料层的步骤包括：以所述掩膜层301为掩膜，对所述鳍部材料层进行刻蚀直至暴露出所述刻蚀阻挡层，产生第一刻蚀副产物。

本实施例中，所述第一刻蚀阻挡层310能够用作刻蚀所述鳍部材料层的刻蚀停止层。

具体的，本实施例中，所述第一刻蚀阻挡层310的材料为硅锗。图形化所述鳍部材料层的步骤中，对所述第一刻蚀副产物进行检测，当所述第一刻蚀副产物中出现锗时停止刻蚀，从而控制后续第二刻蚀阻挡层的位置。

需要说明的是，本实施例中，所述刻蚀阻挡层还包括覆盖所述第一开口302底部第一刻蚀阻挡层310的第二刻蚀阻挡层，以下结合图14进行说明。

请参考图14，形成所述第一开口302的步骤之后，形成覆盖所述第一开口302底部第一刻蚀阻挡层310的第二刻蚀阻挡层311。

所述第二刻蚀阻挡层311与鳍部材料层的组成元素不同。

本实施例中，所述第二刻蚀阻挡层311用于定义后续形成的鳍部的高度。

本实施例中，所述第二刻蚀阻挡层311的材料与所述衬底300的材料不相同。与衬底300具有不同材料的第二刻蚀阻挡层311在后续刻蚀第二区域b衬底300的步骤中不容易被刻蚀，从而能够增加对鳍部高度的控制精度。

本实施例中，所述第二刻蚀阻挡层311的材料为氮化硅。在其他实施例中，所述第二刻蚀阻挡层还可以为氮氧化硅。

需要说明的是，如果所述第二刻蚀阻挡层311的厚度过小，很难控制后续形成的鳍部的高度；如果所述第二刻蚀阻挡层311的厚度过大，容易给后续的去除工艺带来困难。具体的，本实施例中，所述第二刻蚀阻挡层311的厚度为5nm～20nm。

本实施例中，通过化学气相沉积工艺在第一区域a和第二区域b形成所述第二刻蚀阻挡层311。化学气相沉积工艺简单，工艺难度低。在其他实施例中，还可以通过物理气相沉积工艺或原子层沉积工艺形成第二刻蚀阻挡层。

请参考图15，刻蚀所述第二开口303底部的衬底300，使第二开口303的深度大于第一开口302(如图14所示)的深度，形成位于相邻所述第二开口303之间的初始鳍部330。

需要说明的是，本实施例中，所述第二区域b前驱鳍部333(如图14所 述)之间形成有第二刻蚀阻挡层311。因此，图形化所述第二区域b衬底300的步骤之前，还包括：形成覆盖所述第一区域a的第一区域鳍部331和填充所述第一开口302的光刻胶30；以所述光刻胶30为掩膜，刻蚀所述第二刻蚀阻挡层311，去除第二区域b初始鳍部330之间的第二刻蚀阻挡层311。

具体的，本实施例中，通过干法刻蚀去除所述第二刻蚀阻挡层311。干法刻蚀为各向异性，能够保留覆盖所述初始鳍部330部分侧壁的第二刻蚀阻挡层311，从而能够保护初始鳍部330。

还需要说明的是，图形化所述第二区域b的衬底300的步骤中，所述光刻胶30覆盖第一区域a的第二刻蚀阻挡层311和第一刻蚀阻挡层310，能够在刻蚀衬底300的过程中保护所述第二刻蚀阻挡层311和第一刻蚀阻挡层310。因此，对所述第二刻蚀阻挡层311和第一刻蚀阻挡层310的刻蚀损伤小，对刻蚀工艺要求低，刻蚀难度小。

请参考图16，在第一区域a的第一区域鳍部331和第二区域b的初始鳍部330之间填充隔离层341。该步骤与前一实施例相同，在此不多做赘述。

请参考图17，对所述隔离层341(如图16所示)进行刻蚀至暴露出所述刻蚀阻挡层。

对所述隔离层进行刻蚀的步骤中，产生刻蚀副产物，并对所述刻蚀副产物进行检测，刻蚀所述隔离层至所述刻蚀副产物发生变化，形成隔离结构340，所述隔离结构340暴露出初始鳍部330(如图16所示)的部分侧壁。露出于隔离结构340的部分初始鳍部330构成鳍部332。

需要说明的是，本实施例中，刻蚀气体为cf4、hf和cf2，且刻蚀气体的组成元素不包括氮。

本实施例中，所述隔离层341的材料为氧化硅，所述第二刻蚀阻挡层311的材料为氮化硅。对所述隔离层341进行刻蚀的步骤中，所述刻蚀副产物中不含有氮，当暴露出隔离层341时，所述刻蚀副产物中含有氮。因此，刻蚀至暴露出第二阻挡层311时，停止刻蚀。

本实施例中，所述第二刻蚀阻挡层311用作刻蚀隔离层341的刻蚀停止层，即刻蚀至暴露出第二刻蚀阻挡层311时刻蚀停止。所述第二刻蚀阻挡层 311未与刻蚀气体直接接触而被刻蚀，因此，所述第二刻蚀阻挡层311表面比较平整，能够更精确地控制鳍部332的高度。在其他实施例中，还可以在刻蚀隔离层的步骤中，当暴露出第一阻挡层时，即所述刻蚀副产物中含有锗时，停止刻蚀。

具体的，本实施例中，所述第二刻蚀阻挡层311的材料为氮化硅，隔离层的材料为氧化硅。对所述刻蚀副产物进行检测的步骤中，如果在刻蚀副产物中检测到氮，则第二刻蚀阻挡层311表面已经暴露出，停止刻蚀。所形成的鳍部332高度等于第二刻蚀阻挡层311上方鳍部材料层的厚度，也就是说，可以通过调整鳍部材料层320的厚度，调整鳍部332的高度。

请参考图18，去除所述第二刻蚀阻挡层311(如图17所示)。

本实施中，通过干法刻蚀去除所述第二刻蚀阻挡层311，在其他实施例中，也可以通过湿法刻蚀去除所述第二刻蚀阻挡层。

综上，本发明的半导体结构的形成方法中，形成鳍部材料层的步骤之前，在衬底上形成刻蚀阻挡层，形成刻蚀阻挡层的步骤包括：在第一区域衬底表面形成第一刻蚀阻挡层，所述隔离层与所述刻蚀阻挡层的组成元素不同。在后续刻蚀隔离层的步骤中，可以通过检测生成的刻蚀副产物的成分对去除的隔离层厚度进行控制，从而对隔离层露出的初始鳍部的高度进行控制，不致使鳍部高度过大或过小而影响形成的晶体管沟道的阻抗，进而使所形成的半导体结构具有良好的电性能。当刻蚀副产物发生变化时，说明已经暴露出刻蚀阻挡层。停止刻蚀形成鳍部就在第二区域去除了与第一区域隔离层具有相同厚度的隔离层，从而通过控制去除的隔离层厚度控制露出的初始鳍部的高度，露出于隔离层的初始鳍部构成鳍部，从而实现了对晶体管鳍部高度的控制。

进一步，所述第二刻蚀阻挡层可用做刻蚀隔离层的刻蚀停止层，弥补第一刻蚀阻挡层在刻蚀鳍部材料层时因被刻蚀而产生的缺陷，增加刻蚀阻挡层表面的平整度，从而增加对鳍部高度控制的精度。此外，所述第二刻蚀阻挡层还可以在刻蚀鳍部材料层的步骤中保护第一刻蚀阻挡层，减小对所述第一刻蚀阻挡的影响，从而可以减低刻蚀工艺的难度。

相应的，本发明还提供一种半导体结构包括：衬底，所述衬底包括第一区域和第二区域；位于第一区域衬底上的第一刻蚀阻挡层；位于第一区域第一刻蚀阻挡层上的鳍部材料层，所述鳍部材料层中具有第一开口，所述第一开口暴露出第一刻蚀阻挡层；位于第二区域衬底上的初始鳍部，所述第一刻蚀阻挡层与初始鳍部的材料不相同；覆盖第二区域初始鳍部部分侧壁的隔离结构，所述隔离结构暴露出初始鳍部部分侧壁，露出于隔离结构的初始鳍部构成鳍部；覆盖所述鳍部的栅极结构。

具体的，请参考图12，所述半导体结构包括：

衬底200，所述衬底200包括第一区域i和第二区域i。所述衬底200用于形成半导体结构。

本实施例中，所述第一区域i衬底200用于形成伪鳍部，所述第二区域ii衬底200用于形成场效应晶体管。

本实施例中，所述衬底200的材料为单晶硅。在其他实施例中，所述衬底还可以锗衬底、硅锗衬底或半导体上硅衬底等半导体衬底。

位于第一区域i衬底200上的第一刻蚀阻挡层210。所述第一刻蚀阻挡层210用于控制鳍部的高度。所述第一刻蚀阻挡层210的材料与所述衬底200和鳍部的材料不同。

所述第一刻蚀阻挡层210为能与衬底200实现晶格匹配的单晶体。因此，所述衬底200能够为所述第一刻蚀阻挡层210提供籽晶。

此外，所述第一刻蚀阻挡层210能与第一区域鳍部231实现晶格匹配的单晶体。具体的，本实施例中，所述第一刻蚀阻挡层210的材料为单晶态的硅锗。硅锗的晶格与衬底200的晶格匹配度好。在其他实施例中，所述第一刻蚀阻挡层的材料还可以为锗、碳化硅或其他iii至v族元素形成的单晶体。

需要说明的是，如果所述第一刻蚀阻挡层210的厚度过小，容易在形成半导体结构的工艺中被刻蚀去除而很难控制鳍部的高度；如果所述第一刻蚀阻挡层210的厚度过大，容易降低半导体结构的集成度。具体的，本实施例，所述第一刻蚀阻挡层210的厚度在10nm～1000nm的范围内。

位于第一区域i衬底200上的鳍部材料层，所述鳍部材料层中具有第一开口，所述第一开口暴露出第一刻蚀阻挡层210表面。所述鳍部材料层用于控制鳍部的高度。所述第一开口用于容纳栅极结构

本实施例中，所述鳍部材料层为形成于所述刻蚀阻挡层210上的第一区域鳍部231。所述第一区域鳍部231用于形成伪鳍部。

本实施例中，所述第一区域鳍部231与后续鳍部的材料、高度和线宽相同。具体的，所述第一区域鳍部231的材料为单晶体硅；所述第一区域鳍部231的高度为20nm～80nm；所述第一区域鳍部231的顶部宽度为5nm～15nm。

本实施例中，所述第一开口的深度与后续鳍部的高度有关，所述第一开口的深度过大或过小，容易导致鳍部高度过大或过小。本实施例中，所述第一开口的深度与鳍部的高度相同，具体的，所述第一开口的深度为20nm～80nm。

位于第二区域ii衬底200上的初始鳍部，所述第一刻蚀阻挡层210与衬底200和初始鳍部的材料不相同。所述初始鳍部用于形成鳍部。

本实施例中，所述初始鳍部由单晶硅形成的单层结构。单层结构的初始鳍部的晶格匹配度高，晶格缺陷少。具体的，所述初始鳍部的材料为单晶硅。在其他实施例中，所述初始鳍部还可以为由两种单晶体形成的叠层结构。

本实施例中，如果所述初始鳍部的宽度过大或过小，会导致晶体管沟道电阻过大或过小，从而容易影响晶体管的电性能。具体的，本实施例中，所述初始鳍部的宽度在5nm～15nm范围内。

覆盖第二区域ii初始鳍部部分侧壁的隔离结构240，所述隔离结构240暴露出初始鳍部部分侧壁。

所述隔离结构240用于实现初始鳍部之间的电绝缘。露出于所述隔离结构240的初始鳍部形成鳍部232，所述鳍部232用于形成晶体管沟道。

本实施例中，所述初始隔离结构240的材料为氧化硅。在其他实施例中，所述初始隔离结构240的材料还可以为氮化硅或氮氧化硅。

本实施例中，所述鳍部232的高度过小，容易导致沟道横截面过小，从 而导致沟道电阻过大；所述鳍部232的高度过大，容易降低半导体结构的集成度。具体的，本实施例中，所述鳍部232的高度(即初始鳍部顶部表面到隔离结构表面的距离)在20nm～80nm范围内。

本实施例中，所述鳍部232的宽度过小，容易导致沟道横截面过小，从而导致沟道电阻过大；所述鳍部232的宽度过大，容易降低半导体结构的集成度。具体的，本实施例中，所述鳍部232的宽度在5nm～15nm范围内。

需要说明的是，本发明的半导体结构还包括：横跨所述鳍部232的栅极结构。所述栅极结构位于所述鳍部232部分侧壁和顶部表面。所述栅极结构下方的鳍部232构成晶体管沟道；位于所述栅极结构两侧鳍部232中的源区和漏区。

本实施例中，所述栅极结构还横跨所述第一区域鳍部231，覆盖所述第一区域鳍部231部分侧壁和顶部表面。

本实施例中，所述栅极结构包括：横跨所述鳍部232和第一区域鳍部231的栅介质层251和位于栅介质层251表面的栅极层252。所述栅介质层251用于实现栅极层252和所述鳍部232之间的电绝缘；所述栅极层252用于形成晶体管的栅极。

本实施例中，所述栅介质层的材料为高k介质材料，具体的，所述栅介质层251的材料为氮化钛或氮化钽。

本实施例中，所述栅极层252的材料钛铝合金，在其他实施例中，所述栅极层252的材料为钨。

综上，本发明的半导体结构中，在第一区域衬底表面形成有第一刻蚀阻挡层，所述第一刻蚀阻挡层能够用于定义鳍部的高度。在后续刻蚀隔离层的步骤中，可以通过检测生成的刻蚀副产物的成分对去除的隔离层厚度进行控制，从而对隔离层露出的初始鳍部的高度进行控制。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。