本发明涉及半导体技术领域，具体而言涉及一种晶圆级封装方法及半导体器件。
背景技术：
在集成电路工艺中，半导体封装是指将晶圆按照产品型号及功能需求加工得到独立芯片的过程。随着电子元件的小型化、轻量化及多功能化的需求日渐增加，导致半导体封装密度不断增加，因而必须缩小封装尺寸及封装时所占的面积。正是这些因素促进了倒装芯片封装(Flip Chip Packaging)、芯片尺寸封装(CSP，Chip Scale Package)以及晶圆级封装(WLP，Wafer Level Packaging)等的发展，以替代传统的引线键合封装(Wire Bond Package)。传统的引线键合封装的尺寸大，而输入/输出(I/O)端口数较少。与引线键合封装方式相比，倒装芯片封装方式具有封装密度高，散热性能优良，I/O端口密度高和可靠性高等优点，可大大减小尺寸和重量。晶圆级封装是直接在晶圆上进行大多数或全部的封装、测试程序，然后再进行切割，它以焊球阵列封装(BGA，Ball Grid Array Package)为基础，是一种经过改进和提高的芯片尺寸封装，已经成为先进封装技术的重要组成部分。
在应用中随着对芯片计算功能要求的提高，多芯片叠装工艺也已进入生产，但以倒装芯片封装方式实现的叠装芯片厚度会大大增加，生产成本高。
本发明的目的在于提供一种晶圆级封装方法，以解决上述技术问题。
技术实现要素：
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提供一种晶圆级封装方法，所述方法包括：提供底部晶圆和顶部晶圆，所述底部晶圆具有彼此相对的第一表面和第二表面，所述底部晶圆的第一表面上形成有第一焊垫，所述顶部晶圆具有彼此相对的第一表面和第二表面，所述顶部晶圆的第一表面上形成有第二焊垫；将所述顶部晶圆的第二表面键合到所述底部晶圆的第一表面，使所述底部晶圆和所述顶部晶圆无间隙贴合；形成贯通所述顶部晶圆的第一通孔以露出所述底部晶圆第一表面上的第一焊垫；在所述顶部晶圆的第一表面上和所述第一通孔中形成重布线层以连接所述顶部晶圆第一表面上的第二焊垫与所述底部晶圆第一表面上的第一焊垫。
进一步，采用熔胶键合的方法将所述顶部晶圆的第二表面键合到所述底部晶圆的第一表面。
进一步，所述形成贯通所述顶部晶圆的第一通孔的方法包括深反应离子刻蚀。
进一步，形成所述重布线层的方法包括：在所述顶部晶圆的第一表面上和所述第一通孔中形成种子层，然后在所述种子层上电镀金属，以形成所述重布线层。
进一步，所述电镀金属包括铜。
进一步，所述种子层包括依次沉积的钛和铜。
进一步，在所述形成贯通所述顶部晶圆的第一通孔的步骤后，还包括在所述顶部晶圆的第一表面上形成第一绝缘层，然后刻蚀所述第一绝缘层，直至露出所述底部晶圆的第一焊垫和所述顶部晶圆的第二焊垫。
进一步，在所述形成重布线层的步骤后，还包括刻蚀掉所述重布线层不需要的部分的步骤。
进一步，所述刻蚀掉所述重布线层不需要的部分包括在所述顶部晶圆的第一表面上涂覆光刻胶，然后曝光、显影。
进一步，在所述刻蚀掉所述重布线层不需要的部分后，还包括在所述顶部晶圆的第一表面上的第二焊垫上形成金属凸块的步骤。
进一步，所述形成金属凸块的方法包括：在所述顶部晶圆的第一表面上形成第二绝缘层，然后通过曝光、显影，露出所述顶部晶圆的第二焊垫上的重布线层作为输入/输出端口，并在露出的所述第二焊垫上的重布线层上形成金属凸块。
进一步，所述金属凸块的材料包括锡。
本发明还提供一种半导体器件，包括：底部晶圆，具有彼此相对的第一表面和第二表面，所述底部晶圆的第一表面上形成有第一焊垫；顶部晶圆，具有彼此相对的第一表面和第二表面，所述顶部晶圆的第一表面上形成有第二焊垫；贯通所述顶部晶圆的第一通孔，所述第一通孔露出所述底部晶圆第一表面上的第一焊垫；在所述顶部晶圆的第一表面上和所述第一通孔中形成的重布线层，所述重布线层连接所述顶部晶圆的第一表面上的第二焊垫与所述底部晶圆第一表面上的第一焊垫，其中，所述底部晶圆和所述顶部晶圆无间隙贴合。
进一步，还包括在所述顶部晶圆的第一表面与所述重布线层之间形成的第一绝缘层。
进一步，所述重布线层包括：种子层和在所述种子层上电镀的金属。
进一步，所述电镀金属包括铜。
进一步，所述种子层包括依次沉积的钛和铜。
进一步，还包括在所述顶部晶圆的第一表面上形成的覆盖所述重布线层的第二绝缘层，所述第二绝缘层具有露出所述第二焊垫上的重布线层的开口。
进一步，还包括在露出的所述第二焊垫上的重布线层上形成的金属凸块。
进一步，所述金属凸块的材料包括锡。
综上所述，根据本发明的方法，顶部晶圆和底部晶圆做键合，而后在顶部晶圆表面形成重布线层，无缝地连接顶部晶圆和底部晶圆的输入/输出端口，从而实现晶圆级封装。在实现倒装芯片封装的叠装芯片功能的同时，可以减少封装尺寸及厚度，节约成本，解决了现有多芯片封装生产工艺的问题。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为本发明实施例一的半导体器件的主要工艺流程示意图。
图2A‐2F为根据本发明的实施例一的方法依次实施的步骤分别获得的半导体器件的示意性剖面图；
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的晶圆级封装方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
根据现有技术的多芯片叠装工艺，主要以倒装芯片封装方式实现，但以倒装芯片封装方式实现的叠装芯片厚度会大大增加，生产成本高。
实施例一
鉴于上述问题的存在，本发明提出了一种晶圆级封装方法，如图1所示，其包括以下主要步骤：
在步骤S101中，提供底部晶圆和顶部晶圆，所述底部晶圆具有彼此相对的第一表面和第二表面，所述底部晶圆的第一表面上形成有第一焊垫，所述顶部晶圆具有彼此相对的第一表面和第二表面，所述顶部晶圆的第一表面上形成有第二焊垫；
在步骤S102中，将所述顶部晶圆的第二表面键合到所述底部晶圆的第一表面，使所述底部晶圆和所述顶部晶圆无间隙贴合；
在步骤S103中，形成贯通所述顶部晶圆的第一通孔以露出所述底部晶圆第一表面上的第一焊垫；
在步骤S104中，在所述顶部晶圆的第一表面上和所述第一通孔中形成重布线层以连接所述顶部晶圆第一表面上的第二焊垫与所述底部晶圆第一表面上的第一焊垫。
根据本发明的方法，顶部晶圆和底部晶圆做键合，而后在顶部晶圆表面形成重布线层，无缝地连接顶部晶圆和底部晶圆的输入/输出端口，从而实现晶圆级封装。在实现倒装芯片封装的叠装芯片功能的同时，可以减少封装尺寸及厚度，节约成本，解决了现有多芯片封装生产工艺的问题。
参照图2A‐图2F，其中示出了根据本发明实施例一的方法依次实施的步骤分别获得的半导体器件的示意性剖面图。
首先，提供底部晶圆201和顶部晶圆202，其中，所述底部晶圆201具有彼此相对的第一表面和第二表面，所述底部晶圆的第一表面上形成有第一焊垫203，所述顶部晶圆202具有彼此相对的第一表面和第二表面，所述顶部晶圆202的第一表面上形成有第二焊垫204。将所述顶部晶圆202的第二表面键合到所述底部晶圆201的第一表面，使所述底部晶圆201和所述顶部晶圆202无间隙贴合，如图2A所示。具体地，采用熔胶键合的方法将所述顶部晶圆202的第二表面键合到所述底部晶圆201的第一表面。第一焊垫203或第二焊垫204的材料可以是铝(Al)、铜(Cu)、银(Ag)、金(Au)、镍(Ni)和钨(W)等金属中的一种或者多种的任意组合，优选铝。在熔胶键合时，先对所述底部晶圆201的第一表面与所述顶部晶圆202的第二表面进行化学处理，使两者之间产生吸附力，再进行键合，具体工艺参数参照现有技术中的熔胶键合参数，在此不再赘述。
接下来，形成贯通所述顶部晶圆202的第一通孔205，以露出所述底部晶圆202第一表面上的第一焊垫203，如图2B所示。所述形成贯通所述顶部晶圆202的第一通孔205的方法包括深反应离子刻蚀(DRIE，Deep Reactive Ion Etch)，但是也并不局限于所述方法。具体地，在所述深反应离子刻蚀步骤中，选用气体六氟化硅(SF6)作为工艺气体，施加射频电源，使得六氟化硅反应进气形成高电离，所述蚀刻步骤中控制工作压力为20mTorr‐8Torr，频功率为600W，13.5MHz，直流偏压可以在‐500V‐1000V内连续控制。上述数值仅作为示例，可根据具体的器件进行合适的调整。
接着，在所述顶部晶圆202的第一表面形成第一绝缘层206，然后刻蚀所述第一绝缘层206，直至露出所述底部晶圆201的第一焊垫203和所述顶部晶圆202的第二焊垫204，以形成贯通所述顶部晶圆的第二通孔207和贯通所述第一绝缘层206的第三通孔208，如图2C所示。所述第一绝缘层206选用有机绝缘材料，所述有机绝缘材料包括聚酰亚胺(PI，polyimide)或环氧树脂(Epoxy)，优选聚酰亚胺。形成所述第一绝缘层206的方法包括：在所述顶部晶圆202的第一表面上涂布绝缘材料层，然后进行烘焙，以形成所述第一绝缘层206，具体工艺参照现有技术，在此不再赘述。刻蚀所述第一绝缘层的工艺包括深反应离子刻蚀工艺，但是也并不局限于所述方法，还可采用本领域技术人员熟知的任何刻蚀工艺进行刻蚀。具体工艺参照现有技术，在此不再赘述。
然后，在所述顶部晶圆202的第一表面上和所述第一通孔205中形成重布线层(RDL，Redistribution Layer)209，以连接所述顶部晶圆202第一表面上的第二焊垫204与所述底部晶圆201第一表面上的第一焊垫203，如图2D所示。形成所述重布线层209的方法包括：在所述顶部晶圆202的第一表面上和所述第一通孔205中形成种子层，然后在所述种子层上电镀金属，以形成所述重布线层209。
所述种子层由依次沉积的Ti和Cu构成。采用电化学电镀法电镀金属，所述电镀金属为铜。沉积种子层的原因在于：采用电化学电镀法形成半导体器件的重布线层，电镀形成的关键是，通过表面的金属层产生电流使金属淀积。而顶部晶圆202第一表面的第一绝缘层206是不导电的，所以不能进行重布线层电镀，因此需要在不导电的第一绝缘层表面再形成一层金属层，以作为种子层，便于电镀重布线层。所述种子层由依次沉积的Ti和Cu构成的原因在于：本发明中后续会采用铜作为重布线层，形成Ti层的作用在于Ti层可作为扩散阻挡层，以阻止铜向所述第一绝缘层206扩散，以及增加Cu层的粘附力，Cu为电镀种子层，便于电化学电镀铜RDL布线层。因此种子层为Ti和Cu的叠层。所述种子层的沉积方法可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等。具体工艺参照现有技术，在此不再赘述。
采用电化学电镀法电镀铜RDL布线层，具体过程是：将电源加在Ti/Cu种子层和所述第一绝缘层206之间，Ti/Cu种子层作为阳极，所述第一绝缘层206作为阴极，施加电压后，作为阳极的Ti/Cu种子层中的铜发生反应转化成铜离子和电子，同时作为阴极的所述第一绝缘层206附近的种子层表面的铜离子与电子结合形成镀在所述种子层表面的铜。作为优选，在电镀时还可以使用添加剂，所述添加剂为平坦剂、加速剂和抑制剂。最终，完成铜RDL布线层的电镀，即可形成重布线层209。具体工艺参照现有技术，在此不再赘述。
接着，在所述顶部晶圆202的第一表面涂覆光刻胶(PR，Photo Resist)后，通过曝光、显影，刻蚀掉所述重布线层中不需要的部分，保留需要的重布线层209，如图2E所示。光刻胶是一种感光前后，在特定的显影液中的溶解度会发生很大变化的有机化合物。光刻胶包括正性光刻胶和负性光刻胶。在此，优选负性光刻胶，即负性光刻胶的未曝光部分溶于显影液，在显影的过程中被显影溶剂溶解；经过曝光的部分因交联而变得不可溶解并会硬化，不溶于显影液而不能在显影溶剂中被洗掉，显影后负性光刻胶层保留的图案与掩模板遮光图案相反。然后去除剩余的光刻胶，所述清洗方法包括湿法清洗工艺，具体工艺参照现有技术，在此不再赘述。
最后，在所述顶部晶圆202的第一表面上形成第二绝缘层210，然后通过曝光、显影，露出所述顶部晶圆202的第二焊垫204上的重布线层209作为输入/输出端口，并在露出的所述第二焊垫204上的重布线层209上形成金属凸块211，如图2F所示。所述第二绝缘层210选用有机绝缘材料，所述有机绝缘材料包括聚酰亚胺(polyimide‐PI)或环氧树脂(Epoxy)，优选聚酰亚胺。形成所述第二绝缘层210的方法包括：在所述顶部晶圆202的第一表面上涂布绝缘材料层，然后进行烘焙，以形成所述第二绝缘层210，具体工艺参照现有技术，在此不再赘述。所述金属凸块211的材料可以是锡、锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑中的一种或者多种的任意组合，并且可以包括活性剂，优选锡。所述金属凸块211可以通过蒸镀(evaporation)、电镀(electroplating)、无电电镀(electroless plating)、溅镀(sputtering)或印刷法(stencil printing)方法形成在所述顶部晶圆202第一表面上的第二焊垫204上，优选印刷法，然后采用回流焊工艺使金属层回流成金属凸块211。
完成封装的半导体器件的顶部晶圆的输入/输出端口为金属凸块211。所述顶部晶圆202第一表面上的金属凸块211通过重布线层209，与所述底部晶圆201第一表面上的第一焊垫203连接，从而实现晶圆级封装。
综上所述，根据本发明的方法，顶部晶圆和底部晶圆做键合，而后在顶部晶圆表面形成重布线层，无缝地连接顶部晶圆和底部晶圆的输入/输出端口，从而实现晶圆级封装。在实现倒装芯片封装的叠装芯片功能的同时，可以减少封装尺寸及厚度，节约成本，解决了现有多芯片封装生产工艺的问题。
实施例二
本发明还提供一种半导体器件，如图2F所示，包括：底部晶圆201，具有彼此相对的第一表面和第二表面，所述底部晶圆201的第一表面上形成有第一焊垫203；顶部晶圆202，具有彼此相对的第一表面和第二表面，所述顶部晶圆202的第一表面上形成有第二焊垫204；贯通所述顶部晶圆202的第一通孔205，所述第一通孔205露出所述底部晶圆201第一表面上的第一焊垫203；在所述顶部晶圆202的第一表面上和所述第一通孔205中形成的重布线层209，所述重布线层209连接所述顶部晶圆202的第一表面上的第二焊垫204与所述底部晶圆201第一表面上的第一焊垫203，其中，所述底部晶圆201和所述顶部晶圆202无间隙贴合。
其中，所述重布线层209包括：在所述顶部晶圆202的第一表面上和所述第一通孔205中形成的种子层和在所述种子层上电镀的金属。所述电镀金属包括铜。所述种子层包括依次沉积的钛和铜。
可选地，所述半导体器件还包括在所述顶部晶圆202的第一表面与所述重布线层209之间形成的第一绝缘层206。
可选地，所述半导体器件还包括在所述顶部晶圆202的第一表面上形成的覆盖所述重布线层209的第二绝缘层210，所述第二绝缘层210具有露出所述第二焊垫204上的重布线层209的开口。
进一步，所述半导体器件还包括在露出的所述第二焊垫204上的重布线层209上形成的金属凸块211。所述金属凸块211的材料可以是锡、锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟或者锡银锑中的一种或者多种的任意组合，并且可以包括活性剂，优选锡。
所述半导体器件的顶部晶圆的输入/输出端口为金属凸块211。所述顶部晶圆202第一表面上的金属凸块211通过重布线层209，与所述底部晶圆201第一表面上的第一焊垫203连接，从而实现晶圆级封装。
可选地，本发明所述的半导体器件可以选用实施例一所述的方法制造，在实现倒装芯片封装的叠装芯片功能的同时，可以减少封装尺寸及厚度。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。