半导体器件的形成方法与流程

技术特征：

1.一种半导体器件的形成方法，其特征在于，包括：

提供基底；

在所述基底上形成栅极结构膜；

在所述栅极结构膜上形成图形化的掩膜结构，所述图形化的掩膜结构包括第一掩膜层和位于第一掩膜层上的第二掩膜层，所述第一掩膜层包括第一材料层；

以所述图形化的掩膜结构为掩膜刻蚀栅极结构膜，在所述基底上形成栅极结构，所述刻蚀工艺对第一材料层的刻蚀速率小于对所述第二掩膜层的刻蚀速率；

在所述栅极结构的侧壁形成侧墙。

2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一掩膜层包括位于栅极结构膜上的一个或多个掩膜单元，各个掩膜单元包括一层第一材料层和位于所述一层第一材料层表面的一层第二材料层；当所述掩膜单元为多个时，各个掩膜单元在垂直于半导体衬底表面的方向层叠。

3.根据权利要求2所述的半导体器件的形成方法，其特征在于，形成所述图形化的掩膜结构的方法包括：在所述栅极结构膜上形成第一初始掩膜层，所述第一初始掩膜层包括一个或多个初始掩膜单元，各个初始掩膜单元包括一层第一膜和位于所述一层第一膜表面的一层第二膜；当所述初始掩膜单元为多个时，各个初始掩膜单元在垂直于半导体衬底表面的方向层叠；在所述第一初始掩膜层上形成第二初始掩膜层；图形化所述第二初始掩膜层和第一初始掩膜层，在所述栅极结构膜上形成第一掩膜层和位于第一掩膜层上的第二掩膜层，第一掩膜层和第二掩膜层构成图形化的掩膜结构。

4.根据权利要求3所述的半导体器件的形成方法，其特征在于，在图形化所述第二初始掩膜层和第一初始掩膜层的过程中，所述第二膜的刻蚀速率大于或等于第二初始掩膜层的刻蚀速率。

5.根据权利要求4所述的半导体器件的形成方法，其特征在于，在图形化所述第二初始掩膜层和第一初始掩膜层的过程中，所述第二膜的刻蚀速率为所述第二初始掩膜层的刻蚀速率的100％～120％。

6.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述第一掩膜层还包括第三材料层，所述第三材料层位于所述一个或多个掩膜单元和所述第二掩膜层之间，所述第三材料层的材料和第一材料层的材料相同。

7.根据权利要求2所述的半导体器件的形成方法，其特征在于，各层第一材料层的厚度为10埃～500埃；各层第二材料层的厚度为10埃～500埃。

8.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述第二材料层的材料为氮化硅、氮氧化硅或碳氮化硅。

9.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述第一掩膜层中第一材料层的层数为1层～5层。

10.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一材料层的材料为氧化硅、氮氧化硅或碳氮氧化硅。

11.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二掩膜层的材料为氮化硅、氮氧化硅或碳氮化硅。

12.根据权利要求1所述的半导体器件的形成方法，其特征在于，在以所述图形化的掩膜结构为掩膜刻蚀栅极结构膜的过程中，所述第一材料层的刻蚀速率为所述第二掩膜层的刻蚀速率的10％～90％。

13.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述栅极结构膜包括位于基底上的栅介质膜和位于栅介质膜上的栅电极膜。

14.根据权利要求13所述的半导体器件的形成方法，其特征在于，所述栅介质膜的材料为氧化硅或高K介质材料，所述栅电极膜的材料为多晶硅；或者：所述栅介质膜的材料为高K介质材料，所述栅电极膜的材料为金属。

15.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述侧墙的方法包括：形成侧墙膜，所述侧墙膜覆盖基底、栅极结构和图形化的掩膜结构；回刻蚀所述侧墙膜，在所述栅极结构的侧壁形成侧墙。

16.根据权利要求15所述的半导体器件的形成方法，其特征在于，回刻蚀所述侧墙膜的工艺为各向异性干法刻蚀工艺。

17.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：在所述栅极结构和侧墙两侧的基底中形成源漏掺杂区。

18.根据权利要求17所述的半导体器件的形成方法，其特征在于，形成所述源漏掺杂区的方法包括：在所述栅极结构和侧墙两侧的基底中形成凹陷；在所述凹陷中外延生长源漏材料层，形成源漏掺杂区。

19.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述基底为平面式的半导体衬底。

20.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述基底包括半导体衬底和位于半导体衬底上的鳍部；所述栅极结构横跨所述鳍部、覆盖鳍部的部分顶部表面和部分侧壁表面；所述源漏掺杂区位于所述栅极结构和侧墙两侧的鳍部中。