堆叠器件的制作方法

相关申请的交叉引用

本申请要求2015年2月13日提交的共同拥有的美国非临时专利申请no.14/622,273的优先权，其内容通过引用整体明确地并入本文。

本公开整体涉及电子装置，并且更具体地涉及包括具有堆叠配置的器件的电子装置。

背景技术：

电子装置(例如，集成电路)的性能可能由于噪声、杂散电场及其他影响而受到影响。电子装置可以包括减轻噪声和其他信号的影响的电路系统。例如，电子装置可以包括去耦合电容器，去耦合电容器例如通过将某些高频信号分流到接地节点而将不期望的高频噪声过滤。作为另一示例，电子装置可以包括例如通过分流具有高幅度的电流来防止静电放电(esd)的电路系统。

去耦合电容器、esd电路系统和减轻噪声及其他信号影响的组件可能占据大的电路面积。为了说明，添加去耦合电容器减少了电子装置的其他组件(例如，核心逻辑组件)可用的电路面积。如果去耦合电容器的尺寸被减小，以增加用于核心逻辑组件和其他组件的电路面积，则电子装置可能更容易受到噪声和其他影响，这可能会降低性能(例如，通过破坏数据)或甚至导致对电子装置的物理损坏。

技术实现要素：

电子装置可以包括二极管和器件(例如，电容器或另一二极管)。二极管和器件以堆叠配置被布置。因为二极管和器件被布置成堆叠配置，所以在不减小其他组件可用的电路面积的情况下，(与二极管在衬底内相邻形成的“并排”布置相比)，二极管的尺寸可以增加(例如，加倍)。结果，占据相同电路面积的二极管可以具有较小的电阻(由于具有较大的尺寸)，这可以改善静电放电(esd)保护。器件可以包括具有较大电容的去耦合电容器(由于具有大尺寸)，这在一些应用中是有利的(例如，结合将高频噪声过滤的去耦合电容器)。

二极管和器件中的一个或两个可以被包括在堆叠区域(例如，将第一裸片连接到第二裸片的中介板(interposer))中。例如，中介板、第一裸片和第二裸片可以被集成在系统级封装(sip)器件中。中介板可以对应于包括一个或多个无源器件(例如，一个或多个二极管和/或一个或多个电容器)的“轻量级有源(activelite)”中介板。作为说明性示例，可以使用薄膜沉积工艺来形成一个或多个无源器件。通过将一个或多个器件(例如，esd二极管和/或去耦合电容器)从衬底区域“卸载”到中介板(例如，代替在第一裸片内包括这样的组件)，第一裸片的电路面积利用率与器件的“并排”配置相比，效率更高。

在一个特定示例中，装置包括衬底以及与衬底相关联的中介板。装置还包括设置在衬底内或中介板内的第一器件，以及设置在中介板内的第二器件。第一器件和第二器件以堆叠配置被布置。

在另一特定示例中，电子装置的制造方法包括形成第一器件。第一器件被设置在电子装置的衬底内或电子装置的中介板内。方法还包括在中介板内形成第二器件。第一器件和第二器件具有堆叠配置。

在另一特定示例中，装置包括用于执行电路操作的第一部件。用于执行电路操作的第一部件被设置在衬底内或中介板内。装置还包括用于执行电路操作的第二部件。用于执行电路操作的第二部件被设置在中介板内，并且用于执行电路操作的第一部件和用于执行电路操作的第二部件具有堆叠配置。

在另一特定示例中，计算机可读介质存储可由制造设备使用以制造器件的数据。器件包括设置在器件的衬底内或器件的中介板内的第一器件。操作还包括在中介板内形成第二器件。第一器件和第二器件具有堆叠配置。

由所公开的方面中的至少一个提供的一个具体优点是：通过将一个或多个器件重新定位(或“卸载”)到堆叠区域(例如，中介板)来提高电路面积使用的效率。以这种方式堆叠器件可以增加衬底的可用电路面积(例如，使得可以使用衬底形成更多的电路系统)，或者可以使得能够减小集成电路的尺寸(例如，可以通过垂直堆叠器件来实现较小的衬底)。本公开的其他方面、优点和特征将在阅读整个申请之后变得明显，本申请包括以下部分：附图说明、具体实施方式和权利要求书。

附图说明

图1是包括堆叠器件的电子装置的特定示例性方面的框图。

图2示出了图1的电子装置的特定示例性方面。

图3示出了图1的电子装置的另一特定示例性方面。

图4示出了图1的电子装置的另一特定示例性方面。

图5示出了图1的电子装置的另一特定示例性方面。

图6是制造包括堆叠器件的电子装置的方法的特定示例性方面的流程图。

图7是包括堆叠器件的电子装置的制造方法的另一特定示例性方面的流程图。

图8是包括堆叠器件的电子装置的框图。

图9是使用数据来制造包括堆叠器件的器件的制造系统的示例性方面的框图。

具体实施方式

图1示出了电子装置100。电子装置100包括堆叠区域102和衬底104。衬底104可以对应于硅衬底或玻璃衬底，并且可以被包括在裸片(例如，从半导体晶片切割的半导体裸片)中。作为说明性示例，堆叠区域102可以包括玻璃材料、隔离材料或介电材料，例如氧化物、氮化物和/或聚合物。衬底104可以包括核心电路系统106和过孔120。过孔120可以是设置在衬底104内(例如，延伸穿过衬底104)的贯穿衬底的过孔(tsv)(或硅通孔)。堆叠区域102可以包括过孔124。过孔124可以延伸穿过堆叠区域102。

堆叠区域102和衬底104包括以堆叠配置布置的器件108、112和116。在图1中，器件108形成在衬底104内，器件112形成在(例如，“堆叠”在)器件108上，并且器件116形成在器件112上。应当理解，电子装置100可以包括多于或少于三个的器件(例如，两个器件、四个器件等)。

尽管图1示出了器件112、116被堆叠在器件108上，但是应当理解，其他配置也在本公开的范围内。例如，在一些应用中，器件112、116可以堆叠在核心电路系统106上。这样的配置在应用(其中器件112、116中的任一个包括保护核心电路系统106的静电放电(esd)保护二极管)中可能是有利的。在这种情况下，可以通过将器件112、116堆叠在核心电路系统106上来减小核心电路系统106与器件112、116之间的距离(和互连的长度)。在其他情况下，例如如果衬底104是玻璃衬底，则器件112、116可以形成在衬底104的不包括有源电路区域的“空”区域之上。在其他配置中，例如在图1的示例中，器件108、112和116具有堆叠配置。在器件108、112和116中的一个或多个包括去耦合电容器的情况下，这种配置可能是有利的。例如，通过将器件108、112和116定位远离核心电路系统106，可以将噪声信号与核心电路系统106隔离并减小噪声信号(例如，使用一个或多个去耦合电容器将噪声信号过滤至接地)。在这种情况下，可以通过将器件108、112和116定位成远离核心电路系统106来改善核心电路系统106的性能。因此，可以基于特定应用来选择特定堆叠配置。

堆叠区域102可以对应于将电子装置100连接到一个或多个其他器件的中介板。例如，第二电子装置可以被耦合到堆叠区域102。例如通过在堆叠区域102和/或衬底104中使用金属化和/或互连(未示出)，第二电子装置可以通过过孔120、124而可操作地耦合到器件108、112和116中的任一个。备选地或附加地，电子装置可以被耦合到衬底104，并且可以通过过孔120、124可操作地耦合到器件108、112和116中的任一个。如本文所使用的，“中介板”可以指被配置为操作性地耦合诸如集成电路裸片的其他器件的器件。中介板可以具有基于特定应用(例如，作为说明性示例，基于包括在中介板中的多个器件、基于中介板将被集成在其中的封装件的封装尺寸、基于中介板要连接的集成电路裸片的尺寸、或其组合)所选择的尺寸和形状。

堆叠区域102与衬底104相关联(例如，连接到衬底104)。例如，堆叠区域102可以直接或间接地附接(例如，键合)到衬底104(例如，通过附接到形成在衬底104上的一个或多个层，例如一个或多个层间电介质、一个或多个金属层、一个或多个互连层、或一个或多个其他层)。作为另一示例，堆叠区域102可以形成在衬底104上(例如，使用沉积工艺将堆叠区域102的材料沉积在衬底104上，或者沉积在形成在衬底104上的层上)。

器件108、112和116中的任一个可以包括二极管、电容器或另一个器件。例如，衬底104可以包括硅材料，并且器件108可以包括通过掺杂硅材料而形成的二极管或电容器(例如，以形成p-n结或形成电容器的“极板”)。可以使用薄膜沉积工艺来形成器件112、116，例如通过在衬底104上溅射低温多晶硅(ltps)材料。在该示例中，器件112、116中的一个或多个可以包括薄膜二极管，例如薄膜esd保护二极管。备选地或附加地，器件112、116中的一个或多个可以包括薄膜电容器，例如薄膜去耦合电容器。例如，器件112可以包括薄膜电容器，并且器件116可以包括堆叠在薄膜电容器上的薄膜二极管。作为另一示例，器件112可以包括薄膜二极管，并且器件116可以包括堆叠在薄膜二极管上的薄膜电容器。在其他示例中，器件108、112和116中的任一个可以包括一个或多个其他结构。例如，作为说明性示例，器件108可以包括诸如n型金属氧化物半导体场效应晶体管(nmosfet)或p型金属氧化物半导体场效应晶体管(pmosfet)的晶体管。

为了进一步说明，表1提供了电子装置100的五个非限制性示例配置。应当理解，表1是示例性的，并且对表1的示例的修改以及表1中未示出的其他配置在本公开的范围。

表1

在示例1中，器件108是二极管，例如n-p结二极管(“np型二极管”)。在该示例中，衬底104可以是硅衬底，并且器件108可以形成在衬底104内(例如，通过在衬底104中创建n型高掺杂区域，并且在衬底104中创建p型高掺杂区域)。示例1还指示器件116可以包括二极管(例如，使用薄膜沉积工艺形成的二极管和/或np型二极管)。器件112可以包括连接器件108、116的一个或多个接触。例如，器件112可以包括并联连接器件108、116的接触，使得第一节点或导线连接到器件108、116，并且还使得第二节点或导线也连接到器件108、116。因此，器件108、116可以以堆叠配置被布置。对于特定电路区域，与其他器件布置(例如，每个二极管在衬底内并排形成的配置)相比，器件108、116可以具有减小的二极管串联电阻(即，与这样的并排布置相比，器件108、116可以具有更大的沟道面积，从而降低二极管串联电阻)。因此，与具有“并排”二极管的器件相比，根据示例1的器件(由于较低的电阻)可以改善esd保护。

示例2指示器件108可以包括p型二极管，例如，p型肖特基二极管。在该示例中，衬底104可以是硅衬底，并且器件108可以形成在衬底104内(例如，通过在衬底104中创建p型高掺杂区域)。示例2还指示器件116可以包括二极管(例如，使用薄膜沉积工艺形成的二极管)。器件112可以包括连接器件108、116的一个或多个接触。例如，器件112可以包括(例如，使用一个或多个导线或互连)将器件108、116连接到电子装置100的焊盘区域的接触。例如，电子装置100可以包括具有焊盘区域的集成电路，并且器件108、116可以包括肖特基二极管，肖特基二极管被配置为向焊盘区域或衬底104提供esd保护(例如，通过响应于esd事件，将电流从焊盘区域将电流分流通过衬底，反之亦然)。在这种情况下，与诸如“并排”二极管配置的其他器件布置相比，器件108、116可以具有减小的二极管串联电阻。因此，与具有这样的“并排”器件的器件相比，根据示例2的器件(由于较低的电阻)可以改善esd保护。

示例3指示器件108可以包括一个或多个电容器，例如动态随机存取存储器(dram)器件的沟槽电容器。为了说明，器件108可以包括第一沟槽层(例如，形成沟槽电容器的第一“极板”的高掺杂区域)。第一沟槽层可以与衬底104相邻，并且衬底104可以是硅衬底。器件108还可以包括沉积在第一沟槽层和第二沟槽层(例如，导电区域，诸如形成沟槽电容器的第二“极板”的金属接触)上的介电材料。示例3还指示器件116可以包括二极管(例如，任一极性的肖特基二极管或结二极管)。器件112可以包括一个或多个接触，例如，将器件108连接到另一器件(例如，器件116、或图1中未示出的另一器件)的接触。示例3因此示出了器件108、116可以包括电容器和二极管。与在衬底中形成电容器和二极管的“并排”配置相比，电容器和二极管可以具有减小电路面积的堆叠配置。

在某些实现中，可以从电子装置100中省略器件108。作为说明性示例，可以结合衬底104的玻璃衬底实现从电子装置100中省略器件108。在示例4和示例5中，衬底104不包括器件108。

示例4指示器件112、116可以均包括薄膜二极管。例如，衬底104可以是玻璃衬底，并且器件112、116可以包括使用薄膜沉积工艺在玻璃衬底上形成的薄膜二极管。然后，可以在器件112、116的制造之后，(例如，通过形成诸如作为说明性示例的氧化物、氮化物和/或聚合物的隔离或介电材料)在衬底104上形成堆叠区域102。备选地，薄膜二极管可以形成(例如，使用薄膜沉积工艺)在堆叠区域102内，并且堆叠区域102可以在形成薄膜二极管之后附接到衬底104(例如，使用键合工艺、粘合剂和/或另一技术)。在具体实现中，使用形成在堆叠区域102内的接触(图1中未示出)，并联连接器件112、116。例如，第一节点或导线可以连接到器件108、116，并且第二节点或导线也可以连接到器件108、116，使得器件108、116并联连接。由于器件112、116具有堆叠配置，所以与占据类似电路面积的“并排”器件相比，(对于特定电路面积)器件112、116具有减小的二极管串联电阻。

示例5示出了器件112、116可以包括具有不同极性的薄膜二极管。例如，器件112可以包括具有第一极性的薄膜二极管，并且器件116可以包括具有与第一极性相反的第二极性的另一薄膜二极管。衬底104可以是玻璃衬底，并且可以使用薄膜沉积工艺在玻璃衬底上形成器件112、116。然后，可以在器件112、116的制造之后，(例如，通过形成作为说明性示例的诸如氧化物、氮化物和/或聚合物的隔离或介电材料)在衬底104上形成堆叠区域102。备选地，器件112、116可以(例如，使用薄膜沉积工艺)形成在堆叠区域102内，并且堆叠区域102可以在形成器件112、116之后附接到衬底104(例如，使用键合工艺、粘合剂和/或另一技术)。在特定实现中，堆叠区域102包括将器件112、116连接到电子装置100的焊盘区域的接触。例如，电子装置100可以包括具有焊盘区域的集成电路，并且器件112、116可以包括被配置为(例如，通过响应于esd事件，而将来自焊盘区域的电流分流通过衬底，或反之亦然)向焊盘区域或衬底104提供esd保护的薄膜二极管。在特定方面，薄膜器件的不同极性为衬底104和焊盘区域两者提供esd保护。例如，第一极性可以使得电流能够从焊盘区域向衬底104放电，并且第二极性可以使得电流能够从衬底向焊盘区域的放电(反之亦然)。与诸如“并排”二极管配置的其他器件布置相比，(对于类似的电路面积)器件112、116可以具有减小的二极管串联电阻。因此，与具有这种“并排”器件的器件相比，(由于针对类似电路面积的较低电阻)根据示例5的器件可以改善esd保护。

图1示出了可以将器件112、116从衬底104“卸载”到堆叠区域102。过孔120、124实现器件108、112和116之间的通信。因此，通过将器件“卸载”到堆叠区域102，衬底104的电路面积被节约(例如，以增加对核心电路系统106可用的区域)。

此外，可以使用薄膜沉积工艺形成esd保护二极管和去耦合电容器。某些玻璃衬底器件可以使用薄膜沉积工艺来形成组件。然而，玻璃衬底器件通常不采用esd保护和去耦合电容器。通过使用薄膜工艺在堆叠配置中形成esd保护二极管和/或去耦合电容器，可以在不增加片上电路面积的情况下，(例如，通过降低二极管电阻和/或通过增加衬底104的类似片上电路面积的电容)增加esd保护二极管的面积和/或去耦合电容器的面积，从而改善器件操作。

如参考图2-图5进一步描述的，堆叠区域102可以包括一个或多个金属层，以及连接一个或多个金属层的一个或多个过孔。例如，器件112可以形成在第一金属层中或第一金属层下方，并且器件116可以形成在第二金属层中或第二金属层下方。根据具体应用，器件112可以通过堆叠区域102的一个或多个过孔耦合到器件116。尽管为了方便起见，从图1-图5省略了某些结构(例如，导线和/或互连)，但是应当理解，图1-图5是示例性的，并且可以包括未示出的一个或多个组件。此外，可以在不脱离本公开的范围的情况下修改图1-图5中所示的连接和结构。

图2示出了电子装置200的特定示例性方面。电子装置200可对应于图1的电子装置100。例如，电子装置200可以包括图1的堆叠区域102和衬底104。衬底104可以包括器件108和过孔120。堆叠区域102可以包括器件112、116。

在图2的示例中，器件108是包括区域202和区域204的结二极管。在特定方面，器件108是半导体-半导体结二极管(例如，n-p结二极管或p-n结二极管)。在该示例中，区域202可以对应于n型高掺杂区域，并且区域204可以对应于p型掺杂区域(反之亦然)。在另一实现中，器件108是金属-半导体结二极管(例如，肖特基二极管)。在这种情况下，区域202可以对应于高掺杂区域(例如，n型高掺杂区域或p型高掺杂区域)，并且区域204可对应于金属区域(反之亦然)。应当理解，在金属-半导体结二极管的情况下，可以在衬底104上沉积金属区域(例如，区域204可以由沉积在衬底104的表面上或沉积在衬底104的沟槽内的金属形成)。在另一示例中，区域202、204具有相同的极性(例如，n型或p型)并且形成金属-半导体结二极管的半导体部分，并且接触206、208中的一个形成金属-半导体结二极管的金属部分。

图2的示例还示出了器件112可以包括接触206、208。接触206、208被定位在器件112和第一图案化金属层(m1)210之间。电子装置100还包括过孔220、222、224和226，以及第二图案化金属层(m2)228。

器件116可以包括区域214和区域216。区域214、216可以包括使用薄膜沉积工艺沉积的薄膜材料。尽管图2中未示出，但是应当理解，堆叠区域102可以包括一个或多个介电材料或隔离材料。例如，区域214、216可以形成在介电材料(例如，第一图案化金属层210和第二图案化金属层228之间的层间电介质)上。器件116可以通过导电区域212、218(例如，铝和/或铜材料)被连接到过孔222、224。此外，可以在第二图案化金属层228上方堆叠一个或多个附加器件(图2中未示出)。

图2的示例示出了堆叠区域102可以用于在堆叠配置中堆叠多个二极管。例如，通过使用多个二极管，与“并排”衬底二极管配置相比，在不增加衬底104的面积的情况下，可以增强(例如，加倍)esd保护。

图3示出了电子装置300的特定示例性方面。电子装置300可对应于图1的电子装置100。例如，电子装置300可以包括图1的堆叠区域102和衬底104。衬底104可以包括过孔120。堆叠区域102可以包括器件112、116。

在图3的示例中，器件112可以对应于包括区域306和区域307的薄膜二极管。区域306、307可以包括使用薄膜沉积工艺沉积的薄膜材料。尽管图2中未示出，但是应当理解，堆叠区域102可以包括一个或多个介电材料或隔离材料。例如，区域306、306可以形成在介电材料上。在其他实现中，区域306、307可以直接形成在衬底104上。

电子装置300还可以包括第一图案化金属层(m1)310、导电区域305、308(例如，铝和/或铜材料)以及过孔320、322、324和326。在图3的示例中，器件116可以对应于包括区域314和区域316的薄膜二极管。区域314、316可以包括使用薄膜沉积工艺沉积的薄膜材料。区域314、316可以通过导电区域312、318(例如，铝和/或铜材料)被连接到过孔322、324。过孔322、324可以连接到第二图案化金属层(m2)328。此外，一个或多个附加器件(图3中未示出)可以堆叠在第二图案化金属层328上方。

器件112、116可以包括具有被选择用于实现特定esd保护特性(例如，电阻)的宽度的薄膜二极管。例如，通过增加薄膜二极管的宽度，薄膜二极管的电阻被减小(由于较大的沟道面积)。此外，在堆叠裸片三维(3d)实现中，可以限制电路面积开销，并且因此加宽薄膜二极管以实现特定的esd保护特性(而不是扩展二极管高度)可能是有利的。尽管图3的示例示出了两个薄膜二极管，但是应当理解，电子装置300可以包括任何数目的薄膜二极管(例如，一个薄膜二极管、三个薄膜二极管或另一数目的薄膜二极管)。可以选择薄膜二极管的数目以获得特定的二极管电阻。

图3示出了器件112、116可以包括使用薄膜沉积工艺在堆叠区域102内形成的薄膜二极管。通过在堆叠区域102中堆叠薄膜二极管，与在衬底内相邻形成二极管的“并排”二极管配置相比，可以加宽薄膜二极管。由于与硅基二极管相比，薄膜材料可能与较差的esd特性相关联，所以在薄膜二极管中的一个或两个用作esd保护二极管的应用中，加宽薄膜二极管可以改善性能。

图4示出了电子装置400的特定示例性方面。电子装置400可对应于图1的电子装置100。例如，电子装置400可以包括图1的堆叠区域102和衬底104。衬底104可以包括过孔120。堆叠区域102可以包括器件112、116和过孔124。

在图4的示例中，器件112可以对应于平面电容器，例如，去耦合电容器(decap)。在该示例中，器件112可以包括极板402、极板406、以及极板402、406之间的介电层404(例如，氮化物、氧化物和/或另一种材料)。

器件112可以通过一个或多个过孔被耦合到电子装置400的一个或多个结构。例如，图4示出了器件112可以被连接到过孔407、408和409，过孔407、408和409可以被连接到第一图案化金属层(m1)410。第一图案化金属层410可以经由一个或多个其他连接(图4中未示出)而连接到一个或多个其他组件。应当理解，图4所示的配置是示例性的，并且其他结构在本公开的范围内。例如，在特定方面，过孔407被连接到极板402。在该示例中，例如通过使用过孔407向极板402施加电源电压，以及通过使用过孔408向极板406施加接地电位，可以使用不同的电位对板402、406进行偏置。备选地，电子装置400可以具有另一配置。

在图4的示例中，器件116可以对应于包括区域414和区域416的薄膜二极管。区域414、416可以包括使用薄膜沉积工艺沉积的薄膜材料。区域414、416可以通过导电区域412、418(例如，铝和/或铜材料)被连接到过孔420、422。过孔420、422可以被连接到第二图案化金属层(m2)428。第二图案化金属层428可以被连接到一个或多个其他结构。一个或多个附加器件(图4中未示出)可以堆叠在第二图案化金属层428上方。

图4示出了堆叠区域102可以实现二极管和电容器两者的功能。例如，器件112可以用作被配置为将“噪声”(例如，高频信号)过滤的平面decap，并且器件116可以用作诸如esd保护二极管的二极管。

图5示出了电子装置500的特定示例性方面。电子装置500可对应于图1的电子装置100。例如，电子装置500可以包括图1的堆叠区域102和衬底104。衬底104可以包括器件108和过孔120。堆叠区域102可以包括器件112、116和过孔124。

在图5的示例中，器件108包括一个或多个电容器，例如，形成在衬底104中的一个或多个沟槽电容器。作为说明性示例，一个或多个沟槽电容器可以被包括在动态随机存取存储器(dram)器件中。在该示例中，一个或多个沟槽电容器可以被包括在dram器件的一个或多个相应dram存储元件中。备选地或附加地，一个或多个沟槽电容器可以结合一个或多个其他应用来操作，例如，结合去耦合电容器(decap)应用。在该示例中，一个或多个沟槽电容器可以包括decap。将进一步理解，可以例如结合电阻-电容(rc)定时器电路(作为说明性示例)而在其他应用中使用电容器。

为了示例，图5描绘了形成在衬底104的沟槽中的代表性沟槽电容器502。在(例如，使用蚀刻工艺)形成沟槽之后，第一沟槽层504可以沉积在沟槽中。第一沟槽层可以对应于形成沟槽电容器502的第一“极板”的高掺杂区域。器件108还可以包括沉积在第一沟槽层504上的介电材料506。器件108还可以包括第二沟槽层508(例如，导电区域，诸如形成沟槽电容器502的第二“极板”的金属接触)。第二沟槽层508可以沉积在介电材料506上。器件108的一个或多个沟槽电容器可以被连接到第一图案化金属层(m1)510。在图5的示例中，器件108包括对应于沟槽电容器502的四个沟槽电容器。在其他示例中，器件108可以包括不同数目的沟槽电容器和/或不同配置的沟槽电容器。

在图5的示例中，器件112包括耦合到第一图案化金属层510和衬底104的接触。在该示例中，器件112可以被配置为例如通过对沟槽电容器的第一沟槽层施加接地电位，经由衬底104偏置沟槽电容器的第一沟槽层(例如，沟槽电容器502的第一沟槽层504)。例如通过将电源电压施加到第一图案化金属层510连接到第二沟槽层的一部分，沟槽电容器的第二沟槽层(例如，沟槽电容器502的第二沟槽层508)可以通过第一图案化金属层510被偏置。

在图5中，器件116可以对应于包括区域514和区域516的薄膜二极管。区域514、516可以包括使用薄膜沉积工艺沉积的薄膜材料。区域514、516可以通过导电区域512、518(例如，铝和/或铜材料)被连接到过孔520、522。过孔520、522可以被连接到第二图案化金属层(m2)528。第二图案化金属层528可以被连接到一个或多个其他结构。一个或多个附加器件(图5中未示出)可以被堆叠在第二图案化金属层528上方。

图5的示例示出了器件108包括电路系统(例如，一个或多个电容器)，并且器件116包括相对于器件108具有堆叠配置的二极管的一个示例实现。尽管图5示出了器件108可以包括电容器，但是注意，根据特定应用，器件108可以包括其他电路系统(例如，晶体管或其他器件)。

图1-图5描述了堆叠器件的示例性实现。尽管为了便于描述，单独描述了图1-图5的示例，但是应当理解，电子装置可以包括图1-图5的示例结构的任何组合(或修改)。作为示例性示例，电子装置可以包括电子装置100、200、300、400和500中每一个的结构。

参考图6，描绘了制造电子装置的方法的特定示例性方面，该方面被整体标示为600。例如，可以执行方法600，以制造电子装置100、200、300、400和500中的任一个或其组合。

方法600可以包括在602处，在衬底内形成一个或多个过孔。例如，一个或多个过孔可以包括贯穿衬底的过孔(或硅通孔)(tsv)，其可以例如通过在衬底内蚀刻沟槽并利用导电材料(例如，诸如铜的金属)填充沟槽而形成在硅衬底内。tsv可以对应于过孔120，并且衬底可以对应于衬底104。

可选地，方法600可以包括在604处，在衬底内形成器件(例如，器件108)。为了进一步说明，再次参考图2，器件可以包括由区域202、204形成的诸如半导体-半导体结二极管的二极管。在该示例中，形成器件可以包括例如通过在衬底104中掺杂、注入、生长、扩散和/或外延地创建一个或多个材料，在衬底104内形成区域202、204。在其他实现中，器件可以是金属-半导体结二极管(例如，肖特基势垒二极管)。在这种情况下，区域202、204中的一个可以包括形成在衬底104上或衬底104的沟槽内的金属材料。在另一示例中，器件包括沟槽电容器，例如，图5的沟槽电容器502。在其他情况下，可以在方法600的操作中省略在衬底内形成器件。例如，图3和图4示出了在衬底104内未形成器件的示例。

方法600还可以包括在606处，在中介板(例如，堆叠区域102)内形成器件(例如，器件112)。例如，中介板可以包括接触206、208中的任一个。该示例中，接触206、208可以通过在衬底104上沉积金属(例如，铜)而形成。在另一示例中，器件可以包括薄膜二极管，例如，包括图3的区域306、307的薄膜二极管。作为另一示例，器件可以包括薄膜电容器，例如，参考图4描述的薄膜电容器。在另一实现中，器件可以包括诸如参照图5所描述的接触。

根据特定应用，中介板可以与衬底分开形成(并且随后附接到衬底)，或者中介板可以(例如，单片地)形成在衬底上。为了说明，在特定实现中，堆叠区域102可以与衬底104分开形成，并且堆叠区域102可以在形成堆叠区域102之后附接到(例如，键合到)衬底104。备选地，堆叠区域102可以结合与衬底104相关联的工艺形成(例如，堆叠区域102和衬底104可以具有整体或单片布置)。在一些实现中，使用可以并行执行的某些操作来形成衬底和中介板的器件。例如，与606处的在中介板内形成器件并行，在604处，可以在衬底内形成器件。在其他实现中，在604处，可以在衬底内形成器件，接着在606处，在中介板内形成器件(例如，在606处在中介板内形成器件之前，在604处，在衬底内形成器件)。

方法600还可以包括在608处，图案化中介板的第一金属层。为了示例，第一金属层可以沉积在堆叠区域102内，并且第一金属层可以被图案化(例如，钻孔、蚀刻或激光划刻)，以定义第一图案化金属层210、310、410和510中的任一个。方法600还可以包括图案化过孔的第一集合。例如，过孔的第一集合可以包括过孔220、226、320、326、407、408、409、520和522中的任一个。为了图案化过孔的第一集合，堆叠区域102的介电材料或隔离材料可以被蚀刻、钻孔或激光划刻，以定义腔的第一集合，并且腔的第一集合可以利用金属(例如，铜)来填充，以形成过孔的第一集合。

方法600可以进一步包括在610处将一个或多个薄膜材料沉积在中介板内(例如，以形成薄膜堆叠)。为了示例，例如通过使用薄膜沉积工艺将一个或多个薄膜材料沉积在堆叠区域102的介电材料上，可以在堆叠区域102内形成区域214、216、314、316、414、416、514和516中的任一个。

方法600可以进一步包括在612处，图案化一个或多个薄膜材料，以在中介板内形成另一器件(例如，器件116)。例如，区域214、216、316、316、414、416、514和516中的任一个可以被蚀刻或以其他方式被定义，以形成器件116。例如，器件可以包括薄膜二极管，例如，图2-图5的示例中所示的二极管。在其他应用中，作为说明性示例，器件可以包括一个或多个其他组件，例如，薄膜电容器。

方法600可以进一步包括在614处，图案化中介板的第二金属层。为了示例，第二金属层可以沉积在堆叠区域102内，并且第二金属层可以被图案化(例如，钻孔、蚀刻或激光划刻)，以定义第二图案化金属层228、328、428和528中的任一个。方法600还可以包括图案化过孔的第二集合。例如，过孔的第二集合可以包括过孔124、222、224、322、324、420、422、520和522中的任一个。为了图案化过孔的第二集合，堆叠区域102的介电材料或隔离材料可以被蚀刻、钻孔或激光划刻，以定义腔的第二集合，并且腔的第二集合可以利用金属(例如，铜)来填充，以形成过孔222、224中一个或多个。

在完成堆叠区域102的每个器件的形成之后，介电材料和/或隔离材料可以“被填充”在堆叠区域102中(例如，使用生长工艺或沉积工艺)。可选地，方法600可以包括堆叠多个电子装置，以创建堆叠的电子装置(例如，堆叠的裸片三维器件)。例如，电子装置100、200、300、400和500中的两个或更多个可以被堆叠，以创建堆叠的电子装置。堆叠的电子装置可以可选地集成在封装件内，以形成系统级封装(sip)器件。例如，第一半导体裸片可以被附接到(例如，键合到)中介板(例如，堆叠区域102)的第一侧，并且第二半导体裸片可以被附接到(例如，键合到)中介板的第二侧。第一裸片、第二裸片和中介板可以被集成在封装件内，以形成sip器件。

方法600示出了包括具有堆叠配置的多个器件的电子装置的制造。例如，图1的堆叠区域102可以包括器件112、116，并且衬底104可以包括器件108。器件108、112和116可以具有堆叠配置。在该示例中，三个器件(器件108、112和116)具有堆叠配置。在其他实现中，电子装置可以具有不同数目的堆叠器件(例如，两个堆叠器件、或四个或更多个堆叠器件)。以这种方式堆叠器件可以增加衬底的可用电路面积(例如，使得可以使用衬底形成更多的电路系统)，或者可以使得集成电路的尺寸能够减小(例如，可以通过垂直堆叠器件来实现较小的衬底)。

参考图7，电子装置的制造方法的另一特定示例性方面被描绘，并总体上由700表示。电子装置可以对应于电子装置100、200、300、400和500中的任一个。

方法700可以包括在702处，形成第一器件。第一器件被设置在电子装置的衬底(例如，衬底104)内，或者被设置在电子装置的中介板(例如，堆叠区域102)内。例如，器件108被包括在衬底104中。在该示例中，第一器件可以包括形成在衬底104内的器件，例如作为说明性示例的二极管(例如，如参考图2所述)或沟槽电容器(例如，如参考图5所述)。作为另一示例，器件112被包括在中介板中。在该示例中，作为说明性示例，第一器件可以包括形成在中介板内的薄膜二极管(例如，如参考图3所述)或形成在中介板内的薄膜电容器(例如，如参考图4所述)。

方法700还可以包括在704处，在中介板内形成第二器件。例如，作为说明性示例，第一器件可以对应于器件112，并且第二器件可以对应于器件116。作为另一示例，第一器件可以对应于器件108，并且第二器件可以对应于器件112。第一器件和第二器件具有堆叠配置。作为说明性示例，第二器件可以包括薄膜二极管或薄膜电容器，例如，平面去耦合电容器(decap)。在示例性实现中，第一器件包括使用掺杂工艺形成的半导体器件(例如，二极管)，并且第二器件包括使用薄膜沉积工艺形成的薄膜器件。在另一实现中，第一器件和第二器件均包括使用薄膜沉积工艺在中介板(例如，堆叠区域102)内形成的薄膜器件。

方法700示出了电子装置可以包括形成在堆叠区域(例如，中介板)中的一个或多个器件。通过将一个或多个器件从衬底(例如，衬底104)“卸载”到堆叠区域，衬底的电路面积被节约，这可以减小集成电路的尺寸和成本。

参考图8，描绘了电子装置的特定示例性方面的框图，并且该框图总体上被标示为800。作为说明性示例，电子装置800可以对应于移动设备(例如，蜂窝电话)、计算机(例如，膝上型计算机、平板计算机、笔记本计算机或桌面计算机)、机顶盒、娱乐单元、导航器件、个人数字助理(pda)、监视器、电视机、调谐器、无线电台、音乐播放器、视频播放器或其组合。

电子装置800可以包括第一裸片822。第一裸片822可以包括图1的衬底104。第一裸片822可以被耦合到堆叠区域102，并且堆叠区域102可以被耦合到第二裸片823。第一裸片822、堆叠区域102和第二裸片823可以被集成在电子装置内(例如，被集成在系统级封装(sip)器件890内)。sip器件890可以包括堆叠器件。例如，第一裸片822可以包括器件108，并且器件108可与堆叠区域102的器件112、116堆叠(在图8中未示出，因为在图8所示的视角中，第一裸片822被定位在堆叠区域102的前面)。尽管图8的示例示出了电子装置800包括一个堆叠区域(堆叠区域102)和两个裸片(第一裸片822和第二裸片823)，但是注意，电子装置800可以包括不同数目的堆叠区域和裸片(例如，作为说明性示例，两个堆叠区域和三个裸片)。

作为说明性示例，电子装置800包括诸如数字信号处理器(dsp)、中央处理单元(cpu)和/或图形处理单元(gpu)的处理器810。电子装置800还可以包括存储器832。存储器832被耦合到处理器810。存储器832包括可由处理器810访问的指令868。指令868可以包括可由处理器810执行的一个或多个指令。

图8还示出了耦合到处理器810和显示器828的显示控制器826。编码器/解码器(codec)834也可以被耦合到处理器810。扬声器836和麦克风838可以被耦合到codec834。图8还指示诸如无线控制器和/或收发器的无线接口840可以被耦合到处理器810和天线842。

第一裸片822和第二裸片823中的一个或两个可以对应于片上系统(soc)器件。例如，在特定方面，器件108、处理器810、显示控制器826、存储器832、codec834和无线接口840被包括在soc器件中。此外，输入设备830和电源844可以被耦合到soc器件。此外，在特定方面，如图8所示，显示器828、输入设备830、扬声器836、麦克风838、天线842和电源844在soc器件的外部。然而，显示器828、输入设备830、扬声器836、麦克风838、天线842和电源844中的每一个可以被耦合到soc器件的组件，例如，接口或控制器。

参考图9，制造系统900可以包括耦合到诸如存储器904的计算机可读介质的处理器902。存储器904存储可由处理器902执行以制造中介板(例如，堆叠区域102)的指令906，以用于制造电子装置，例如，电子装置100、200、300、400和500中的任一个或其组合。例如，指令906可以由处理器902执行，以启动或控制方法600的一个或多个操作。作为说明性示例，指令906可以由处理器902执行，以启动或控制由制造设备908执行的操作来制造电子装置100、200、300、400和500中的任一个。指令906可以由处理器902执行，以控制或启动制造设备908处的一个或多个工艺，例如，作为说明性示例，一个或多个基于衬底的工艺(例如，掺杂工艺、注入工艺、生长工艺、扩散工艺或外延生长工艺中的一个或多个)、一个或多个沉积工艺(例如，薄膜沉积工艺或金属沉积工艺中的一个或多个)、一个或多个图案化工艺(例如，蚀刻工艺、钻孔工艺或激光刻划工艺中的一个或多个)或其组合。

存储器904可以存储数据910。数据910可以指示本文所述的一个或多个器件。例如，数据910可由制造设备908使用，以制造本文所述的一个或多个器件。数据910可以表示一个或多个器件的物理设计。制造设备908可以被配置为在制造一个或多个器件期间访问数据910并使用数据910。例如，数据910可以指定与一个或多个器件相关联的物理性质，并且制造设备908可以被配置为基于数据910来制造一个或多个器件。

结合所描述的方面，非暂时性计算机可读介质(例如，存储器904)存储可由制造设备(例如，制造设备908)使用的数据(例如，数据910)，以(例如，通过执行方法600的一个或多个操作、方法700的一个或多个操作或其组合)制造器件。器件可以包括设置在衬底(例如，衬底104)内或中介板(例如，堆叠区域102)内的第一器件。例如，器件108被包括在衬底104中。在该示例中，第一器件可以包括形成在衬底104内的器件，例如，二极管(例如，如参考图2所述)或沟槽电容器(例如，如参照图5所述)。作为另一示例，器件112被包括在中介板中。在该示例中，第一器件可以包括形成在中介板内的薄膜二极管(例如，如参考图3所述)或形成在中介板内的薄膜电容器(例如，如参考图4所述)。

器件还可以包括中介板内的第二器件。例如，第一器件可以对应于器件112，并且第二器件可以对应于器件116。作为另一示例，第一器件可以对应于器件108，并且第二器件可以对应于器件112。第一器件和第二器件具有堆叠配置。作为说明性示例，第二器件可以包括薄膜二极管或薄膜电容器，例如，平面去耦合电容器(decap)。在示例性实现中，第一器件包括使用掺杂工艺形成的半导体器件(例如，二极管)，并且第二器件包括使用薄膜沉积工艺形成的薄膜器件。在另一实现中，第一器件和第二器件均包括使用薄膜沉积工艺在中介板(例如，堆叠区域102)内形成的薄膜器件。数据可以表示器件的物理设计。

结合所描述的方面，装置(例如，电子装置100)包括衬底(例如，衬底104)和与衬底相关联的中介板(例如，堆叠区域102)。装置还可以包括设置在衬底内或中介板内的第一器件。例如，第一器件可以对应于器件108或器件112。器件108被设置在衬底104内，并且器件112被设置在堆叠区域102内。装置还可以包括设置在中介板内的第二器件。例如，器件112、116形成在堆叠区域102内。第一器件和第二器件可以被布置成堆叠配置。例如，器件108、112被布置成堆叠配置。作为另一示例，器件112、116被布置成堆叠配置。作为附加示例，器件108、116被布置成堆叠配置。

结合所描述的方面，装置包括用于执行电路操作(例如，作为说明性示例，电容器的操作(例如，存储电荷)或二极管的操作(例如，确定电流的方向并提供二极管电阻))的第一部件。用于执行电路操作的第一部件被设置在衬底内或中介板内。装置还包括用于执行电路操作的第二部件。用于执行电路操作的第二部件被设置在中介板内，并且用于执行电路操作的第一部件和用于执行电路操作的第二部件具有堆叠配置。例如，衬底可以对应于衬底104，并且中介板可以对应于堆叠区域102。第一部件可以对应于器件108或器件112。例如，第一部件可以对应于器件108，并且第二部件可以对应于器件112。作为另一示例，第一部件可以对应于器件112，并且第二部件可以对应于器件116。

中介板可以将第一裸片耦合到第二裸片。第一裸片可以包括衬底。例如，第一裸片可以对应于第一裸片822，并且第二裸片可以对应于第二裸片823。在特定方面，第一裸片、用于连接的部件以及第二裸片被集成在系统级封装(sip)器件(例如，sip器件890)内。装置还可以包括用于通信地耦合第一裸片和第二裸片的部件。用于通信地耦合的部件可以包括通信地耦合第一裸片和第二裸片的过孔(例如，过孔124)。例如，过孔可以被配置为实现第一裸片和第二裸片之间的通信。

可以使用可以包括数据910(或数据910的表示)的一个或多个计算机文件(例如，rtl、gdsii、gerber等)来设计和表示前述所公开的器件和功能。一个或多个计算机文件可以被存储在诸如存储器904的计算机可读介质上。一些或所有这样的文件可以被提供给例如使用制造设备908来基于这样的文件制造器件的制造处理机。产生的产品包括晶片，晶片然后被切割成裸片(例如，第一裸片822和第二裸片823中的任一个)并封装到集成电路(或“芯片”)中。然后将这些芯片用于电子装置中，诸如在电子装置800内。

此外，参考图1-图9中任一个所描述的一个或多个功能或组件可以与图1-图9的一个或多个其他功能或组件组合。因此，本文所述的单个示例都不应被解释为限制。相反，在不脱离本公开的教导的情况下，可以适当地组合本公开的示例。

本领域技术人员将进一步理解，结合本文所公开的方面描述的各种示例性逻辑块、配置、模块、电路和算法步骤可以被实现为电子硬件、由处理器执行的计算机软件或二者的组合。上面已经在其功能方面整体描述了各种示例性组件、块、配置、模块、电路和步骤。这种功能是否被实现为硬件或处理器可执行指令取决于施加在整个系统上的特定应用和设计约束。技术人员可以针对每个特定应用以不同的方式实现所描述的功能，但是这种实现决定不应被解释为导致脱离本公开的范围。

存储介质(例如，存储器832、904中的任一个)可以包括随机存取存储器(ram)、闪速存储器、只读存储器(rom)、可编程只读存储器(prom)、可擦除可编程只读存储器(eprom)、电可擦除可编程只读存储器(eeprom)、寄存器、硬盘、可移除盘、压缩盘只读存储器(cd-rom)或本领域已知的任何其他形式的非暂时性存储介质。示例性存储介质可以被耦合到处理器(例如，处理器810、902中的任一个)，使得处理器可以从存储介质读取信息并向存储介质写入信息。在备选方案中，存储介质可以与处理器一体。处理器和存储介质可以驻留在专用集成电路(asic)中。asic可以驻留在计算设备或用户终端中。在备选方案中，处理器和存储介质可以作为离散组件驻留在计算设备或用户终端中。

提供了所公开方面的先前描述，以使得本领域技术人员能够制作或使用所公开的方面。对于这些方面的各种修改对本领域技术人员将是显而易见的，并且在不脱离本公开的范围的情况下，本文定义的原理可以应用于其他方面。因此，本公开不旨在限于本文所示的方面，而是被赋予与由所附权利要求限定的原理和新颖特征一致的最宽的范围。