一种薄膜晶体管、阵列基板及薄膜晶体管的制作方法与流程

本申请涉及显示领域，尤其涉及一种薄膜晶体管、阵列基板及薄膜晶体管的制作方法。

背景技术：

目前的显示类型主要包括液晶显示(Liquid Crystal Display，LCD)、有机发光二极管显示(Organic Light-Emitting Diode，OLED)、等离子显示(Plasma Display Panel，PDP)和电子墨水显示等多种。其中，LCD液晶显示器，具有寿命长、光效高、辐射低、功耗低的特点，逐渐取代了传统射线管显示设备而成为了近年来显示设备中的主流产品。OLED显示器则以其轻薄、主动发光、快响应速度、广视角、色彩丰富及高亮度、低功耗、耐高低温等众多优点而被业界公认为是继LCD显示器之后的第三代显示技术，可以广泛用于智能手机、平板电脑、电视等终端产品。

在显示器件制造和使用的过程中，通常会受到静电的影响，而静电的影响会致使显示器件的薄膜晶体管形成缺陷甚至烧毁，使薄膜晶体管发生工作异常的问题。

技术实现要素：

本申请实施例提供一种薄膜晶体管、阵列基板及薄膜晶体管的制作方法，以降低显示器件的薄膜晶体管由于静电作用而发生工作异常的几率。

本申请实施例提供一种薄膜晶体管，包括：

设置在衬底基板之上的导电埋层，以及设置在所述导电埋层之上的电阻隔离层；

设置在所述电阻隔离层之上的有源层，以及设置在所述有源层一侧的源极，设置在所述有源层另一侧的漏极，其中，所述电阻隔离层在与所述漏极对应的区域设置有连接所述漏极与所述导电埋层的连接电极，所述连接电极的电阻率低于所述电阻隔离层的其它区域的电阻率；

设置在所述有源层之上的栅极绝缘层，以及设置在所述栅极绝缘层之上的栅极。

优选的，在所述有源层上设置有台阶状的所述栅极绝缘层，其中，台阶状的所述栅极绝缘层的高部朝向所述漏极。

优选的，所述源极与所述有源层接触，所述漏极与所述有源层接触。

优选的，所述薄膜晶体管还包括：设置在所述电阻隔离层之上的连接所述源极与所述有源层的第一轻掺杂漏极，连接所述漏极与所述有源层的第二轻掺杂漏极。

优选的，所述栅极绝缘层在所述衬底基板上的正投影与所述有源层在所述衬底基板上的正投影重叠，所述栅极在所述衬底基板上的正投影与所述有源层在所述衬底基板上的正投影重叠。

本申请实施例提供一种阵列基板，包括本申请实施例提供的所述的薄膜晶体管。

本申请实施例提供一种薄膜晶体管的制作方法，包括：

在衬底基板上形成第一薄膜层；

采用第一离子注入工艺，向所述第一薄膜层注入第一型杂质离子，使所述第一薄膜层的下部形成为导电埋层；

采用退火工艺，使所述第一薄膜层的上部形成为第二薄膜层，将所述第二薄膜层与所述导电埋层之间的第一薄膜作为电阻隔离层，将所述第二薄膜层的第一区域作为有源层；

在所述第二薄膜层的所述第一区域的上方形成栅极绝缘层，以及在所述栅极绝缘层的上方形成栅极；

采用第二离子注入工艺，在所述第二薄膜层的所述第一区域的一侧形成源极，在所述第二薄膜层的所述第一区域的另一侧形成漏极；

采用第三离子注入工艺，向所述电阻隔离层的与所述漏极对应的区域注入第二型杂质离子，形成连接所述漏极与所述导电埋层的连接电极。

优选的，所述在所述第二薄膜层的所述第一区域的上方形成栅极绝缘层，具体包括：

采用半色调掩模板或灰色调掩模板，在所述第二薄膜层的所述第一区域的上方形成台阶状的所述栅极绝缘层，其中，台阶状的所述栅极绝缘层的高部朝向所述漏极。

优选的，所述采用第二离子注入工艺，在所述第二薄膜层的所述第一区域的一侧形成源极，在所述第二薄膜层的所述第一区域的另一侧形成漏极，具体包括：

采用第二离子注入工艺，在所述第二薄膜层的与所述第一区域相接触的一侧形成源极，在所述第二薄膜层的与所述第一区域相接触的另一侧形成漏极。

优选的，所述采用第二离子注入工艺，在所述第二薄膜层的所述第一区域的一侧形成源极，在所述第二薄膜层的所述第一区域的另一侧形成漏极，具体包括：

采用第四离子注入工艺，在所述第二薄膜层的与所述第一区域相接触的一侧注入第二型杂质离子，形成第一轻掺杂区，在所述第二薄膜层的与所述第一区域相接触的另一侧注入第二型杂质离子，形成第二轻掺杂区；

采用第二离子注入工艺，在所述第一轻掺杂区的与所述第一区域相隔的第一子区域注入第二型杂质离子，形成所述源极，在所述第二轻掺杂区的与所述第一区域相隔的第二子区域注入第二型杂质离子，形成所述漏极，将所述第一轻掺杂区的所述第一子区域以外的区域作为第一轻掺杂漏极，将所述第二轻掺杂区的所述第二子区域以外的区域作为第二轻掺杂漏极。

本申请实施例有益效果如下：本申请实施提供的薄膜晶体管，通过在薄膜晶体管的源漏极下方设置导电埋层，并在漏极下方设置连接漏极与该导电埋层的连接电极，进而在由于静电作用导致薄膜晶体管的电荷大量累累积时，可以使静电产生的电荷由漏极下方的导电埋层导走，降低薄膜晶体管由于静电作用而产生烧毁的几率。

附图说明

图1为本申请实施例提供的一种薄膜晶体管的结构示意图；

图2为本申请实施例提供的一种设置有缓冲层的薄膜晶体管的结构示意图；

图3为本申请实施例提供的一种设置有轻掺杂漏极的薄膜晶体管的结构示意图；

图4为本申请实施例提供的一种设置有台阶状的栅极绝缘层的薄膜晶体管的结构示意图；

图5为本申请实施例提供的一种薄膜晶体管的制作流程图；

图6为本申请实施例形成非晶硅薄膜层后的示意图；

图7为本申请实施例形成导电埋层后的示意图；

图8为本申请实施例形成多晶硅薄膜层后的示意图；

图9为本申请实施例形成栅极后的示意图；

图10为本申请实施例形成轻掺杂区后的示意图；

图11为本申请实施例形成源漏极后的示意图；

图12为本申请实施例形成连接电极后的示意图。

具体实施方式

下面结合说明书附图对本发明实施例的实现过程进行详细说明。需要注意的是，自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。

参见图1，本申请实施例提供一种薄膜晶体管，包括：

设置在衬底基板1之上的导电埋层31，以及设置在导电埋层31之上的电阻隔离层32；

设置在电阻隔离层32之上的有源层331，以及设置在有源层331一侧的源极332，设置在有源层331另一侧的漏极333，其中，电阻隔离层32在与漏极333对应的区域设置有连接漏极333与导电埋层31的连接电极321，连接电极321的电阻率低于电阻隔离层32的其它区域的电阻率，在具体实施时，电阻隔离层32的电阻率与连接电极321的电阻率可以为相差1～2个数量级，设置在有源层331之上的栅极绝缘层4，以及设置在栅极绝缘层4之上的栅极5，其中，优选的，栅极绝缘层4在衬底基板1上的正投影与有源层331在衬底基板1上的正投影重叠，栅极5在衬底基板1上的正投影与有源层331在衬底基板1上的正投影重叠。

优选的，参见图2，衬底基板1与导电埋层31之间还设置有缓冲层2。

在具体实施时，源极332与有源层331、漏极333与有源层331均可以直接接触，如图1所示，即，在与有源层331接触的一侧形成源极332，在与有源层331相接触的另一侧形成漏极333。优选的，为了削减薄膜晶体管沟道区电场梯度的坡度，降低热载流子效应对薄膜晶体管性能的影响，本申请实施例提供的薄膜晶体管，如图3所示，在源极332与有源层331之间还设置有连接源极332与有源层331的第一轻掺杂漏极334，漏极333与有源层331之间还设置有连接该漏极333与有源层331的第二轻掺杂漏极335。

优选的，参见图4，本申请实施例的薄膜晶体管，在有源层331上设置有台阶状的栅极绝缘层4，其中，台阶状的栅极绝缘层4的高部朝向漏极。在有源层331上形成台阶状的栅极绝缘层4，即栅极绝缘层4在朝向漏极333的区域设置的薄膜较厚，可以降低热载流子效应对薄膜晶体管性能的影响。

在具体实施时，本申请实施例的导电埋层31的材质可以为在掺杂有P型杂质离子的非晶硅薄膜，电阻隔离层32的材质为非晶硅薄膜层，有源层331的材质为非晶硅薄膜晶化后形成的多晶硅，源极332为掺杂有N型杂质离子的多晶硅，漏极333为掺杂有N型离子的多晶硅，连接电极321的材质为掺杂有N型杂质离子的非晶硅，即，本申请实施例中薄膜晶体管可以为低温多晶硅薄膜晶体管，导电埋层31、电阻隔离层32、有源层331、源极332以及漏极333可以为通过对非晶硅(a-Si)薄膜层进行处理后形成的各个膜层，有源层331、源极332以及漏极333位于电阻隔离层32上不同区域的同一层。即，例如，在衬底基板上先形成一a-Si层，通过向a-Si层以第一离子注入工艺注入P型杂质离子，使a-Si层的下部形成为导电埋层，对a-Si层进行激光退火，使a-Si层的上部形成为多晶硅层，将该多晶硅层的中部的区域作为有源层，通过向该多晶硅层的有源层的一侧以第二离子注入工艺注入N型杂质离子，形成源极，通过向该多晶硅层的有源层的另一侧同样以第二离子注入工艺注入N型杂质离子，形成漏极，在漏极上方以第三离子注入工艺向漏极下方的a-Si层注入N型杂质离子，形成连接电极。对于杂质离子在薄膜层中的位置控制，可以通过对离子注入的工艺参数的控制以实现，即，例如，对于通过第一离子注入工艺使a-Si层的下部形成为导电埋层，可以通过选取合适的注入能量参数，使注入的P型杂质离子位于a-Si层的下部。对于通过对非晶硅(a-Si)薄膜层进行相应的上述工艺处理形成的各个膜层，可以简化薄膜晶体管的制作工艺，提高薄膜晶体管的制作效率。当然，本申请实施例提供的薄膜晶体管的各个膜层也可以是通过其它工艺形成的其它材质的膜层，在此不做限制。另外，本申请实施例提供的薄膜晶体管，对于通过对非晶硅(a-Si)薄膜层进行相应的上述工艺处理形成的各个膜层，在多晶硅层下方制作一层导电埋层，并在漏极下方通过连接电极将漏极与反型埋层连接，使掺杂N型杂质离子的连接电极与掺杂P型离子反型埋层之间形成PN结，并通过控制该PN结，使该PN结的穿通电压小于薄膜晶体管的源漏穿通电压，当薄膜晶体管正常工作时，该PN结结构处于反偏状态，当由于静电作用使电荷大量积累时，则因漏极与导电埋层穿通，将静电积累的电荷通过下层的导电埋层接地放泄掉，从而保护薄膜晶体管。在具体实施时，对于漏极与导电埋层的穿通电压，可以通过连接电极的掺杂浓度、以及导电埋层与多晶硅层之间未被晶化的非晶硅膜层的厚度来控制。

本申请实施例提供一种阵列基板，包括本申请实施例提供的的薄膜晶体管。

参见图5，本申请实施例提供一种薄膜晶体管的制作方法，包括：

步骤101、在衬底基板上形成第一薄膜层。

优选的，在形成第一薄膜层之前，薄膜晶体管的制作方法还包括，在衬底基板之上形成缓冲层。

步骤102、采用第一离子注入工艺，向第一薄膜层注入第一型杂质离子，使第一薄膜层的下部形成为导电埋层。

在具体实施时，可以通过合适的离子注入能量，使第一N型杂质离子注入到第一薄膜层的下部，使第一薄膜层的下部形成为导电埋层。

步骤103、采用退火工艺，使第一薄膜层的上部形成为第二薄膜层，将第二薄膜层与导电埋层之间的第一薄膜作为电阻隔离层，将第二薄膜层的第一区域作为有源层。

步骤104、在第二薄膜层的第一区域的上方形成栅极绝缘层，以及在栅极绝缘层的上方形成栅极。

在具体实施时，可以通过在对第一薄膜层的第一区域进行遮挡的情况下，对薄膜晶体管进行离子注入，以使在第二薄膜层的第一区域的上方形式栅极绝缘层，以及在栅极绝缘层上形成栅极。具体可以通过光刻胶对第一薄膜层的第一区域进行遮挡。

优选的，采用半色调掩模板或灰色调掩模板，在第二薄膜层的第一区域的上方形成台阶状的栅极绝缘层，其中，台阶状的栅极绝缘层的高部朝向漏极。

步骤105、采用第二离子注入工艺，在第二薄膜层的第一区域的一侧形成源极，在第二薄膜层的第一区域的另一侧形成漏极。

优选的，采用第二离子注入工艺，在第二薄膜层的与第一区域相接触的一侧形成源极，在第二薄膜层的与第一区域相接触的另一侧形成漏极。

步骤106、采用第三离子注入工艺，向电阻隔离层的与漏极对应的区域注入第二型杂质离子，形成连接漏极与导电埋层的连接电极。

优选的，采用第四离子注入工艺，在第二薄膜层的与第一区域相接触的一侧注入第二型杂质离子，形成第一轻掺杂区，在第二薄膜层的与第一区域相接触的另一侧注入第二型杂质离子，形成第二轻掺杂区；

采用第二离子注入工艺，在第一轻掺杂区的与第一区域相隔的第一子区域注入第二型杂质离子，形成源极，在第二轻掺杂区的与第一区域相隔的第二子区域注入第二型杂质离子，形成漏极，将第一轻掺杂区的第一子区域以外的区域作为第一轻掺杂漏极，将第二轻掺杂区的第二子区域以外的区域作为第二轻掺杂漏极。

为了更详细的对本申请提供的薄膜晶体管的制作方法进行说明，以下以低温多晶硅薄膜晶体管为例，结合附图6至附图12对本申请实施例提供的薄膜晶体管的制作方法进行如下详细说明：

步骤一，在衬底基板1上依次形成缓冲层2、非晶硅薄膜层3。在衬底基板1上形成缓冲层2、非晶硅薄膜层3后的示意图如图6所示。

步骤二，以预设离子注入能量，向非晶硅薄膜层3注入P型杂质离子，使非晶硅薄膜层3的下部形成为导电埋层31。形成导电埋层31后的示意图如图7所示。

步骤三，通过准分子激光退火，使非晶硅薄膜层3的上部晶化为多晶硅薄膜33，将形成的多晶硅薄膜33的中部的第一区域10的薄膜作为有源层331，将多晶硅薄膜33与导电埋层31之间的非晶硅薄膜作为电阻隔离层32。形成多晶硅薄膜层33后的示意图如图8所示。

步骤四，通过半色调掩膜板或灰色调掩膜板，在有源层331的上方形成台阶状的栅极绝缘层4，并在栅极绝缘层4的上方形成栅极5。其中，栅极绝缘层4在衬底基板1上的正投影与有源层331在衬底基板1上的正投影重叠，栅极5在衬底基板1上的正投影与有源层331在衬底基板1上的正投影重叠。形成栅极绝缘层以及栅极后的示意图如图9所示。

步骤五，采用第四离子注入工艺，在光刻胶的遮挡下，在多晶硅薄膜33的与有源层331相接触的一侧注入N型杂质离子，形成第一轻掺杂区3320，在多晶硅薄膜33的与有源层331相接触的另一侧注入N型杂质离子，形成第二轻掺杂区3330。形成第一轻掺杂区3320、第二轻掺杂区3330后的示意图如图10所示。步骤六，采用第二离子注入工艺，在光刻胶的遮挡下，在第一轻掺杂区3320的与有源层331相隔的第一子区域20注入N型杂质离子，形成源极332，在第二轻掺杂区3330的与第一区域相隔的第二子区域注入N型杂质离子，形成漏极333，将第一轻掺杂区3320的第一子区域20以外的区域作为第一轻掺杂漏极334，将第二轻掺杂区的第二子区域30以外的区域作为第二轻掺杂漏极335。形成源极332以及漏极333后的示意图如图11所示。

步骤七，采用第三离子注入工艺，在光刻胶的遮挡下，向电阻隔离层32的与漏极333对应的区域注入N型杂质离子，形成连接漏极333与导电埋层31的连接电极321。形成连接电极321后的示意图如图12所示。

综上所述，本申请实施例有益效果如下：本申请实施提供的薄膜晶体管，通过在薄膜晶体管的源漏极下方设置导电埋层，并在漏极下方设置连接漏极与该导电埋层的连接电极，进而在由于静电作用导致薄膜晶体管的电荷大量累积时，可以使静电产生的电荷由漏极下方的导电埋层导走，降低薄膜晶体管由于静电作用而产生烧毁的几率。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。