本发明涉及半导体制造领域，尤其涉及一种存储器及其形成方法。
背景技术：
随着半导体技术的不断发展，存储器呈现出高集成度、快速、低功耗的发展趋势。
从功能上将存储器分为随机存储器(ram，randomaccessmemory)和只读存储器(rom，readonlymemory)。只读存储器是只能读出事先所存数据的存储器。只读存储器所存数据稳定，断电后所存数据不会发生改变。只读存储器结构简单，读出数据较为方便。综上，只读存储器常应用于存储各种固定程度和数据。
快闪存储器为一种重要的只读存储器。快闪存储器的主要特点是在不加电压的情况下能长期保持存储的信息。快闪存储器具有集成度高、较快的存取速度和易于擦除等优点，因而得到广泛的应用。
然而，现有技术中快闪存储器构成的存储器的性能较差。
技术实现要素：
本发明解决的问题是提供一种存储器及其形成方法，以提高存储器的性能。
为解决上述问题，本发明提供一种存储器的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成初始浮栅电极膜、位于初始浮栅电极膜上的第一掩膜材料层、位于第一掩膜材料层上的第二掩膜材料层、以及位于第二掩膜材料层上若干相互分立的第三掩膜层；以所述第三掩膜层为掩膜刻蚀第二掩膜材料层以形成分立的第二掩膜层，在刻蚀第二掩膜材料层的过程中，在第三掩膜层的顶部表面形成保护层；以所述保护层和第三掩膜层为掩膜刻蚀第一掩膜材料层，使第一掩膜材料层形成分立的第一掩膜层；形成所述第一掩膜层后，以所述第三掩膜层为掩膜刻蚀初始浮栅电极膜，使初始浮栅电极膜形成浮栅电极膜。
可选的，刻蚀形成所述第二掩膜层的步骤包括：采用第一刻蚀工艺，以所述第三掩膜层为掩膜刻蚀部分厚度的第二掩膜材料层；进行第一刻蚀工艺后，采用第二刻蚀工艺，以所述第三掩膜层为掩膜刻蚀第二掩膜材料层直至暴露出第一掩膜材料层。
可选的，所述第一刻蚀工艺和所述第二刻蚀工艺的参数相同；在进行所述第一刻蚀工艺和第二刻蚀工艺的过程中形成所述保护层。
可选的，仅在进行所述第二刻蚀工艺的过程中形成所述保护层；所述第一刻蚀工艺对第二掩膜材料层的刻蚀速率与对第三掩膜层的刻蚀速率的比值为第一比值；所述第二刻蚀工艺对第二掩膜材料层的刻蚀速率与对第三掩膜层的刻蚀速率的比值为第二比值，所述第二比值大于第一比值。
可选的，所述第一刻蚀工艺和第二刻蚀工艺均为干法刻蚀工艺。
可选的，所述保护层的材料为碳氢氟聚合物。
可选的，所述第一刻蚀工艺的参数包括：采用的气体包括刻蚀气体和稀释气体，刻蚀气体包括碳氢氟基气体和碳氟基气体中的一种或其组合，稀释气体包括ar、o2、n2、co2和cos中的一种或其组合，刻蚀气体的流量为5sccm～100sccm，稀释气体的流量为100sccm～2000sccm，源射频功率为0瓦～1000瓦，偏置射频功率为50瓦～2000瓦，腔室压强为4mtorr～100mtorr。
可选的，所述第二刻蚀工艺的参数包括：采用的气体包括刻蚀气体和稀释气体，刻蚀气体包括碳氢氟基气体，稀释气体包括ar、o2、n2、co2和cos中的一种或其组合，刻蚀气体的流量为5sccm～100sccm，稀释气体的流量为0sccm～1000sccm，源射频功率为100瓦～2000瓦，偏置射频功率为0瓦～1000瓦，腔室压强为4mtorr～100mtorr。
可选的，以所述保护层和第三掩膜层为掩膜刻蚀第一掩膜材料层的工艺为中性粒子束刻蚀工艺或各向异性干法刻蚀工艺。
可选的，所述保护层的材料为碳氢氟聚合物；刻蚀第一掩膜材料层采用的气体包括含氢气体。
可选的，形成所述第一掩膜层后，且在形成浮栅电极膜之前，所述第三掩膜层在垂直于半导体衬底表面的方向上具有第一尺寸，所述初始浮栅电极膜在垂直于半导体衬底表面的方向上具有第二尺寸，所述第一尺寸为第二尺寸的1倍～1.5倍。
可选的，所述第一掩膜材料层的厚度为10纳米～100纳米；所述第二掩膜材料层的厚度为50纳米～200纳米；刻蚀第二掩膜材料层之前，第三掩膜层的厚度为60纳米～200纳米。
可选的，所述第一掩膜材料层的材料为氮化硅、氮氧化硅或氮碳化硅；所述第二掩膜材料层的材料为氧化硅或碳氧化硅；所述第三掩膜层的材料为无定型硅、多晶硅或掺碳多晶硅；所述初始浮栅电极膜的材料为掺杂导电离子的多晶硅。
可选的，还包括：在形成所述第一掩膜层的过程中去除所述保护层。
可选的，还包括：以所述第三掩膜层和保护层为掩膜刻蚀初始浮栅电极膜；且在形成所述浮栅电极膜的过程中去除所述保护层。
可选的，在形成所述浮栅电极膜的过程中将所述第三掩膜层去除。
可选的，所述半导体衬底和初始浮栅电极膜之间还形成有初始浮栅介质膜；所述存储器的形成方法还包括：形成所述浮栅电极膜后，以所述第二掩膜层为掩膜刻蚀初始浮栅介质膜和半导体衬底，在所述半导体衬底中形成凹槽，且使初始浮栅介质膜形成分立的浮栅介质膜；在形成所述凹槽和浮栅介质膜的过程中去除所述第二掩膜层。
可选的，所述相邻的浮栅介质膜之间、以及相邻的浮栅电极膜之间具有开口；所述存储器的形成方法还包括：在所述凹槽和开口中形成隔离层；形成所述隔离层后，去除所述第一掩膜层。
可选的，在所述凹槽和开口中形成隔离层的方法包括：在所述凹槽和开口中、以及第一掩膜层的顶部表面形成隔离材料层；平坦化所述隔离材料层直至暴露出第一掩膜层的顶部表面，形成所述隔离层。
本发明还提供一种采用上述任意一项方法形成的存储器。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的存储器的形成方法中，所述第三掩膜层用于作为刻蚀第二掩膜材料层、第一掩膜材料层和初始浮栅电极膜的掩膜。所述第二掩膜材料层用于形成第二掩膜层，第二掩膜层用于作为后续在半导体衬底中形成凹槽过程的掩膜。所述第一掩膜材料层用于形成第一掩膜层，第一掩膜层用于后续在凹槽中形成隔离层的过程中保护半导体衬底的表面。而刻蚀工艺要求形成的凹陷的深宽比越大，刻蚀工艺的难度越大。为了降低刻蚀第二掩膜材料层、第一掩膜材料层和初始浮栅电极膜的难度，相应的，要求位于浮栅电极膜、第一掩膜层、第二掩膜层以及第三掩膜层中的凹陷的深宽比较小。因此，第三掩膜层、第二掩膜材料层和第一掩膜材料层的厚度均不会过厚。在此基础上，在以所述第三掩膜层为掩膜刻蚀第二掩膜材料层的过程中，在第三掩膜层的顶部表面形成保护层。所述保护层用于在刻蚀第一掩膜材料层的过程中保护第三掩膜层的顶部表面。因此，形成第一掩膜层后且在刻蚀初始浮栅电极膜之前，第三掩膜层的厚度不至于过小。第三掩膜层的厚度能满足作为刻蚀初始浮栅电极膜的掩膜的厚度要求。在以所述第三掩膜层为掩膜刻蚀初始浮栅电极膜的过程中，对第二掩膜层的刻蚀损耗降低。使得第二掩膜层的尺寸在后续于半导体衬底中形成凹槽时，能够满足作为刻蚀掩膜的要求，从而提高了存储器的性能。
进一步，所述保护层的材料为碳氢氟聚合物；刻蚀第一掩膜材料层采用的气体包括含氢气体。由于保护层能够在刻蚀第一掩膜材料层的过程中保护第三掩膜层的顶部表面，因此刻蚀第一掩膜材料层采用的刻蚀气体和第三掩膜层的顶部表面较难发生反应。其次，刻蚀第一掩膜材料层采用的气体包括含氢气体。由于所述保护层的材料为碳氢氟聚合物，因此所述保护层材料的化学性质稳定。那么在刻蚀第一掩膜材料层的过程中，由含氢气体产生的含氢基团不易与保护层发生反应。因此，在刻蚀第一掩膜材料层的过程中，较多的含氢基团能够从第三掩膜层的顶部扩散至第一掩膜材料层的表面，使得刻蚀第一掩膜材料层的过程中采用的刻蚀气体对第一掩膜材料层的刻蚀速度较大。从而在刻蚀第一掩膜材料层的过程中，第一掩膜材料层相对于对第三掩膜层的刻蚀选择比得到提高。
附图说明
图1至图3是一种存储器形成过程的结构示意图；
图4至图12是本发明一实施例中存储器形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的存储器的性能较差。
图1至图3是一种存储器形成过程的结构示意图。
参考图1，提供半导体衬底100；在所述半导体衬底100上形成初始浮栅电极膜110、位于初始浮栅电极膜110上的第一掩膜材料层120、位于第一掩膜材料层120上的第二掩膜材料层130、以及位于第二掩膜材料层130上若干相互分立的第三掩膜层140。
参考图2，以所述第三掩膜层140为掩膜刻蚀第二掩膜材料层130，使第二掩膜材料层130形成分立的第二掩膜层131；以所述第三掩膜层140为掩膜刻蚀第一掩膜材料层120，使第一掩膜材料层120形成分立的第一掩膜层121。
参考图3，形成所述第一掩膜层121后，以所述第三掩膜层140(参考图2)为掩膜刻蚀初始浮栅电极膜110(参考图2)，使初始浮栅电极膜110形成浮栅电极膜111。
然而，上述方法形成的存储器的性能较差，经研究发现，原因在于：
所述第三掩膜层140用于作为刻蚀第二掩膜材料层130、第一掩膜材料层120和初始浮栅电极膜110的掩膜。第二掩膜层131用于作为后续在半导体衬底100中形成凹槽过程的掩膜。第一掩膜层121用于后续在凹槽中形成隔离层的过程中保护半导体衬底100的表面。
刻蚀工艺所需形成的凹陷的深宽比越大，刻蚀工艺的难度越大。为了降低刻蚀第二掩膜材料层130、第一掩膜材料层120和初始浮栅电极膜110的难度，相应的，要求位于浮栅电极膜111、第一掩膜层121、第二掩膜层131以及第三掩膜层140中的凹陷的深宽比较小。因此在工艺设计中第三掩膜层140、第二掩膜材料层130和第一掩膜材料层120的厚度均不至于过厚。其次，初始浮栅电极膜110的材料为掺杂导电离子的多晶硅，而第三掩膜层140的材料为无定型硅，初始浮栅电极膜110的材料和第三掩膜层140的材料相近。以所述第三掩膜层140为掩膜刻蚀初始浮栅电极膜110的过程中，初始浮栅电极膜110相对于第三掩膜层140的刻蚀选择比值较小，对第三掩膜层140的损耗较大。因此，在刻蚀初始浮栅电极膜110之前，第三掩膜层140需要具有一定的厚度。
而在以所述第三掩膜层140为掩膜刻蚀第二掩膜材料层130、以及在以所述第三掩膜层140为掩膜刻蚀第一掩膜材料层120的过程中均会损耗部分厚度的第三掩膜层140。综上，使得形成第一掩膜层121后，第三掩膜层140的厚度不能满足作为刻蚀初始浮栅电极膜110的掩膜的厚度要求。进而在形成浮栅电极膜111的过程中会损耗较多的第二掩膜层131。因此第二掩膜层131的尺寸在后续于半导体衬底100中形成凹槽时，无法满足作为刻蚀掩膜的要求。从而降低了存储器的性能。
在此基础上，本发明提供一种存储器的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成初始浮栅电极膜、位于初始浮栅电极膜上的第一掩膜材料层、位于第一掩膜材料层上的第二掩膜材料层、以及位于第二掩膜材料层上若干相互分立的第三掩膜层；在以所述第三掩膜层为掩膜刻蚀第二掩膜材料层的过程中，在第三掩膜层的顶部表面形成保护层，且使第二掩膜材料层形成分立的第二掩膜层；以所述保护层和第三掩膜层为掩膜刻蚀第一掩膜材料层，使第一掩膜材料层形成分立的第一掩膜层；形成所述第一掩膜层后，以所述第三掩膜层为掩膜刻蚀初始浮栅电极膜，使初始浮栅电极膜形成浮栅电极膜。
所述方法中，在以所述第三掩膜层为掩膜刻蚀第二掩膜材料层的过程中，在第三掩膜层的顶部表面形成保护层。所述保护层用于在刻蚀第一掩膜材料层的过程中保护第三掩膜层的顶部表面。因此，形成第一掩膜层后且在刻蚀初始浮栅电极膜之前，第三掩膜层的厚度不至于过小。第三掩膜层的厚度能满足作为刻蚀初始浮栅电极膜的掩膜的厚度要求。在以所述第三掩膜层为掩膜刻蚀初始浮栅电极膜的过程中，对第二掩膜层的刻蚀损耗降低。使得第二掩膜层的尺寸能够满足作为后续在半导体衬底中形成凹槽的掩膜的要求，从而提高了存储器的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图12是本发明一实施例中存储器形成过程的结构示意图。
本实施例中，所述存储器为快闪存储器，如nand快闪存储器或nor快闪存储器。
参考图4，提供半导体衬底200。
所述半导体衬底200为形成所述存储器提供工艺平台。
所述半导体衬底200的材料可以为硅、锗或者锗化硅。所述半导体衬底200还可以绝缘体上硅(soi)、绝缘体上锗(geoi)或绝缘体上锗化硅(sigeoi)。本实施例中，所述半导体衬底200的材料单晶硅。
参考图5，在所述半导体衬底200上形成初始浮栅电极膜220、位于初始浮栅电极膜220上的第一掩膜材料层230、位于第一掩膜材料层230上的第二掩膜材料层240、以及位于第二掩膜材料层240上若干相互分立的第三掩膜层250。
所述半导体衬底200和初始浮栅电极膜220之间还形成有初始浮栅介质膜210。
所述初始浮栅介质膜210用于形成后续的浮栅介质膜。
所述初始浮栅介质膜210的材料为氧化硅或高k(k大于3.9)介质材料。
所述初始浮栅电极膜220用于形成后续的浮栅电极膜。
所述初始浮栅电极膜220的材料为掺杂导电离子的多晶硅，所述导电离子为磷离子、砷离子或硼离子。
在一个实施例中，所述初始浮栅电极膜220的厚度为40纳米～150纳米。
所述第一掩膜材料层230的材料为氮化硅、氮氧化硅或氮碳化硅。
形成第一掩膜材料层230的工艺为沉积工艺，如等离子体化学气相沉积工艺、原子层沉积工艺或低压化学气相沉积工艺。
所述第二掩膜材料层240的材料为氧化硅、氧化硅或碳氧化硅。
形成第二掩膜材料层240的工艺为沉积工艺，如等离子体化学气相沉积工艺、原子层沉积工艺或低压化学气相沉积工艺。
所述第三掩膜层250的材料为无定形硅、多晶硅或掺碳多晶硅。
本实施例中，形成所述第三掩膜层250的方法包括：在所述第二掩膜材料层240上形成第三掩膜材料层(未图示)；图形化所述第三掩膜材料层，使第三掩膜材料层形成第三掩膜层250。
具体的，采用双重图形化工艺图形化所述第三掩膜材料层。
所述第三掩膜层250用于作为后续刻蚀第二掩膜材料层240、第一掩膜材料层230和初始浮栅电极膜220的掩膜。所述第二掩膜材料层240用于形成第二掩膜层，第二掩膜层用于作为后续在半导体衬底200中形成凹槽过程的掩膜。所述第一掩膜材料层230用于形成第一掩膜层，第一掩膜层用于后续在凹槽中形成隔离层的过程中保护半导体衬底200的表面。为了满足第三掩膜层250、第二掩膜层和第一掩膜层的各自的功能要求，第三掩膜层250、第二掩膜层和第一掩膜层的后续均不至于过薄。
其次，刻蚀工艺要求形成的凹陷的深宽比越大，刻蚀工艺的难度越大。为了降低后续刻蚀第二掩膜材料层240、第一掩膜材料层230和初始浮栅电极膜220的难度，相应的，要求后续位于浮栅电极膜、第一掩膜层、第二掩膜层以及第三掩膜层250中的凹陷的深宽比较小。因此，第三掩膜层250、第二掩膜材料层240和第一掩膜材料层230的厚度均不会过厚。
在一个实施例中，所述第一掩膜材料层230的厚度为10纳米～100纳米。
在一个实施例中，所述第二掩膜材料层240的厚度为50纳米～200纳米。
在一个实施例中，在后续刻蚀第二掩膜材料层240之前，第三掩膜层250的厚度为60纳米～200纳米。
接着，以所述第三掩膜层250为掩膜刻蚀第二掩膜材料层240以形成分立的第二掩膜层，在刻蚀第二掩膜材料层240的过程中，在第三掩膜层250的顶部表面形成保护层。
下面参考图6和图7介绍刻蚀形成第二掩膜层和保护层的步骤。
参考图6，采用第一刻蚀工艺，以所述第三掩膜层250为掩膜刻蚀部分厚度的第二掩膜材料层240。
所述第一刻蚀工艺对第二掩膜材料层240的刻蚀速率与对第三掩膜层250的刻蚀速率的比值为第一比值。
本实施例中，所述第一刻蚀工艺为干法刻蚀工艺。
本实施例中，所述第一刻蚀工艺的参数包括：采用的气体包括刻蚀气体和稀释气体，刻蚀气体包括碳氢氟基气体(cxhyfz)和碳氟基(cafb)气体中的一种或其组合，稀释气体包括ar、o2、n2、co2和cos中的一种或其组合，刻蚀气体的流量为5sccm～100sccm，稀释气体的流量为100sccm～2000sccm，源射频功率为0瓦～1000瓦，偏置射频功率为50瓦～2000瓦，腔室压强为4mtorr～100mtorr。
其中，碳氢氟基气体(cxhyfz)中，x为1～7，z为1～7，y为1～7；碳氟基(cafb)中，a为1～7，b为1～7。
参考图7，进行第一刻蚀工艺后，采用第二刻蚀工艺，以所述第三掩膜层250为掩膜刻蚀第二掩膜材料层240直至暴露出第一掩膜材料层230。
进行第一刻蚀工艺和第二刻蚀工艺后，使第二掩膜材料层240形成第二掩膜层241。
所述第二掩膜层241的作用包括：用作后续在半导体衬底200中形成凹槽的掩膜。
所述第二掩膜层241的材料为氧化硅、氧化硅或碳氧化硅。
本实施例中，所述第二掩膜层241的材料和第一掩膜材料层230的材料不同。一方面，以第三掩膜层250为掩膜刻蚀第二掩膜材料层240后，容易继续以第三掩膜层250为掩膜刻蚀第一掩膜材料层230；另一方面，在后续以第二掩膜层241为掩膜刻蚀初始浮栅介质膜210和半导体衬底200的过程中，使对第一掩膜层的损耗较少。
所述第二刻蚀工艺对第二掩膜材料层240的刻蚀速率与对第三掩膜层250的刻蚀速率的比值为第二比值。
本实施例中，在进行所述第二刻蚀工艺的过程中，在第三掩膜层250的顶部表面形成保护层260。相应的，所述第二比值大于第一比值。
所述保护层260的材料为碳氢氟聚合物。
本实施例中，所述第二刻蚀工艺为干法刻蚀工艺。
本实施例中，所述第二刻蚀工艺的参数包括：采用的气体包括刻蚀气体和稀释气体，刻蚀气体包括碳氢氟基气体(cxhyfz)，稀释气体包括ar、o2、n2、co2和cos中的一种或其组合，刻蚀气体的流量为5sccm～100sccm，稀释气体的流量为0sccm～1000sccm，源射频功率为100瓦～2000瓦，偏置射频功率为0瓦～1000瓦，腔室压强为4mtorr～100mtorr。
其中，碳氢氟基气体(cxhyfz)中，x为1～7，z为1～7，y为1～7。
本实施例中，第二刻蚀工艺中产生的副产物相对于第一刻蚀工艺产生的副产物较多。
在一个实施例中，一方面，第二刻蚀工艺中刻蚀气体与稀释气体的流量比值大于第一刻蚀工艺中刻蚀气体与稀释气体的流量比值；另一方面，第二刻蚀工艺中源射频功率大于第一刻蚀工艺中的源射频功率，且第一刻蚀工艺中的偏置射频功率大于第二刻蚀工艺中的偏置射频功率。
由于第二刻蚀工艺中源射频功率较大，且第二刻蚀工艺中刻蚀气体与稀释气体的流量比值较大，因此第二刻蚀工艺中刻蚀气体产生的等离子体的密度较大。因此第二刻蚀工艺中产生的副产物较多。又由于第二刻蚀工艺中的偏置射频功率较小，因此第二刻蚀工艺对第三掩膜层250的顶部表面的副产物的消耗较少，第二刻蚀工艺中越容易在第三掩膜层250的顶部表面聚积副产物。第二刻蚀工艺中产生的副产物用于形成保护层260。因此容易在第三掩膜层250的顶部表面形成保护层260。
由于第一刻蚀工艺中源射频功率较小，且第一刻蚀工艺中刻蚀气体与稀释气体的流量比值较小，因此第一刻蚀工艺中刻蚀气体产生的等离子体的密度较小。因此第一刻蚀工艺中产生的副产物较少。第一刻蚀工艺中形成的凹陷侧壁聚集的副产物较少，能够降低副产物对凹陷侧壁中底部区域的保护程度。其次，第一刻蚀工艺中的偏置射频的物理轰击作用较强。综上，使得在刻蚀部分厚度的第二掩膜材料层240的过程中形成的凹陷的侧壁的垂直性较好。进而使得形成的第二掩膜层241的侧壁的垂直性较好。进一步，利于后续刻蚀初始浮栅介质膜210；且使得后续形成的浮栅介质膜的侧壁的垂直性较好，浮栅介质膜的顶部尺寸和底部尺寸较为一致，浮栅介质膜的顶部和底部的电学性能差异较小。
本实施例中，保护层260仅在第二刻蚀工艺中形成。在进行第二刻蚀工艺的过程中，保护层260能够保护第三掩膜层250的顶部表面。因此使得第二比值大于第一比值。
在其它实施例中，所述第一刻蚀工艺和所述第二刻蚀工艺的参数相同，在一道刻蚀工艺中刻蚀第二掩膜材料层，在进行所述第一刻蚀工艺和第二刻蚀工艺的过程中形成所述保护层。
所述保护层260的作用包括：在后续刻蚀第一掩膜材料层230以形成第一掩膜层的过程中，保护第三掩膜层250的顶部表面。
参考图8，以所述保护层260和第三掩膜层250为掩膜刻蚀第一掩膜材料层230(参考图7)，使第一掩膜材料层230形成分立的第一掩膜层231。
所述第一掩膜层231的作用包括：在后续平坦化隔离材料层的过程中，保护半导体衬底200的顶部表面。
所述第一掩膜层231的材料为氮化硅、氮氧化硅或氮碳化硅。
本实施例中，所述保护层260的材料为碳氢氟聚合物；刻蚀第一掩膜材料层230采用的气体包括含氢气体。
由于保护层260能够在刻蚀第一掩膜材料层230的过程中保护第三掩膜层250的顶部表面，因此刻蚀第一掩膜材料层230采用的刻蚀气体和第三掩膜层250的顶部表面较难发生反应。
其次，刻蚀第一掩膜材料层230采用的气体包括含氢气体。由于所述保护层260的材料为碳氢氟聚合物，因此所述保护层260材料的化学性质稳定。那么在刻蚀第一掩膜材料层230的过程中，由含氢气体产生的含氢基团不易与保护层260发生反应。因此，在刻蚀第一掩膜材料层230的过程中，较多的含氢基团能够从第三掩膜层250的顶部扩散至第一掩膜材料层230的表面，使得刻蚀第一掩膜材料层230的过程中采用的刻蚀气体对第一掩膜材料层230的刻蚀速度较大。从而在刻蚀第一掩膜材料层230的过程中，第一掩膜材料层230相对于对第三掩膜层250的刻蚀选择比得到提高。
以所述保护层260和第三掩膜层250为掩膜刻蚀第一掩膜材料层230的工艺为中性粒子束刻蚀工艺或各向异性干法刻蚀工艺。
本实施例中，以所述保护层260和第三掩膜层250为掩膜刻蚀第一掩膜材料层230的工艺为中性粒子束刻蚀工艺。
中性粒子产生的过程包括：气体进入腔内，射频源电源激发气体产生等离子体，等离子体中有离子、游离的基、分子和原子等；离子在偏置射频电源的电压下加速向中性化网板运动，与中性化网板的孔壁发生碰撞，进行电中和；进行电中和后，剩余的等离子体形成中性粒子。
由于中性化网板对中性粒子束刻蚀工艺中等离子体中的离子进行电中和，形成中性粒子，中性粒子不会继续在射频偏置电源的电压下加速，使得中性粒子具有较低的运动能量，使用所述中性粒子对待刻蚀材料层进行刻蚀可以减小对待刻蚀材料的刻蚀损伤。
本实施例中，中性粒子束刻蚀工艺的参数包括：采用的气体包括cf3i和o2和h2，cf3i的流量为10sccm～100sccm，o2的流量为0sccm～100sccm，h2的流量为5sccm～100sccm，源射频功率为100瓦～1000瓦，偏置射频功率为0瓦～100瓦，腔室压强为0.1mtorr～100mtorr。
当采用中性粒子束刻蚀工艺刻蚀第一掩膜材料层230时，在以所述保护层260和第三掩膜层250为掩膜刻蚀第一掩膜材料层230的过程中，第一掩膜材料层230相对于第二掩膜层241的刻蚀选择比值为2～20，如2、5、10、15或20。这样，在以所述保护层260和第三掩膜层250为掩膜刻蚀第一掩膜材料层230的过程中，对第二掩膜层241的损耗较少。
以所述保护层260和第三掩膜层250为掩膜刻蚀第一掩膜材料层230的过程中，所述保护层250能够保护第三掩膜层250的顶部表面不受到刻蚀损伤。因此，形成第一掩膜层231后且在后续刻蚀初始浮栅电极膜220之前，第三掩膜层250的厚度不至于小。形成第一掩膜层231后，第三掩膜层220的厚度能满足作为后续刻蚀初始浮栅电极膜220的掩膜的厚度要求。
本实施例中，形成所述第一掩膜层231后，且在后续形成浮栅电极膜之前，所述第三掩膜层250在垂直于半导体衬底200表面的方向上具有第一尺寸，所述初始浮栅电极膜220在垂直于半导体衬底200表面的方向上具有第二尺寸，所述第一尺寸为第二尺寸的1倍～1.5倍。
本实施例中，在形成所述第一掩膜层231的过程中去除所述保护层260。
在其它实施例中，在形成第一掩膜层后，还保留部分保护层，后续以第三掩膜层和保护层为掩膜刻蚀初始浮栅电极膜，并在形成浮栅电极膜的过程中去除所述保护层。
参考图9，形成所述第一掩膜层231后，以所述第三掩膜层250为掩膜刻蚀初始浮栅电极膜220，使初始浮栅电极膜220形成浮栅电极膜221。
所述浮栅电极膜221用于形成存储器的浮栅电极。
本实施例中，在形成所述浮栅电极膜221的过程中将所述第三掩膜层250去除。在此情况下，对形成第二掩膜层241之前第三掩膜层250在垂直于半导体衬底200顶部表面方向上的尺寸要求较小。进而使得第二掩膜层241和第三掩膜层250中开槽的深宽比、以及第二掩膜层241、第三掩膜层250和后续第一掩膜层中开槽的深宽比均较小。利于第一刻蚀工艺、第二刻蚀工艺、刻蚀第一掩膜材料层230的工艺、以及刻蚀初始浮栅电极膜220的工艺的进行。
由于形成第一掩膜层231后，第三掩膜层250的厚度能满足作为刻蚀初始浮栅电极膜220的掩膜的厚度要求，因此以所述第三掩膜层250为掩膜刻蚀初始浮栅电极膜220的过程中，对第二掩膜层241的刻蚀损耗降低。使得第二掩膜层241的尺寸在后续于半导体衬底200中形成凹槽时，能够满足作为刻蚀掩膜的要求，从而提高了存储器的性能。
参考图10，形成所述浮栅电极膜221后，以所述第二掩膜层241为掩膜刻蚀初始浮栅介质膜220和半导体衬底200，在所述半导体衬底200中形成凹槽270，且使初始浮栅介质膜220形成分立的浮栅介质膜211。
所述浮栅介质膜211用于形成存储器的浮栅介质层。浮栅介质层和浮栅电极用于构成存储器的浮栅极结构。
所述相邻的浮栅介质膜211之间、以及相邻的浮栅电极膜221之间具有开口。
本实施例中，在形成所述凹槽270和浮栅介质膜211的过程中去除所述第二掩膜层241。在此情况下，对形成第二掩膜层241在垂直于半导体衬底200顶部表面方向上的尺寸要求较小。进而使得第二掩膜层241和第三掩膜层250中开槽的深宽比、以及第二掩膜层241、第三掩膜层250和后续第一掩膜层中开槽的深宽比均较小。利于第一刻蚀工艺、第二刻蚀工艺、刻蚀第一掩膜材料层230的工艺、以及刻蚀初始浮栅电极膜220的工艺的进行。
参考图11，在所述凹槽270和开口中形成隔离层280。
所述隔离层280的材料包括氧化硅。
在所述凹槽270和开口中形成隔离层280的方法包括：在所述凹槽270和开口中、以及第一掩膜层231的顶部表面形成隔离材料层(未图示)；平坦化所述隔离材料层直至暴露出第一掩膜层231的顶部表面，形成所述隔离层280。
形成所述隔离材料层的工艺为沉积工艺，如流体化学气相沉积工艺、低压化学气相沉积工艺或亚大气压化学气相沉积工艺。
平坦化所述隔离材料层的工艺包括回刻蚀工艺。
参考图12，形成所述隔离层280后，去除所述第一掩膜层231(参考图11)。
去除所述第一掩膜层231的工艺为干法刻蚀工艺或湿法刻蚀工艺。
本实施例中，还包括：去除所述第一掩膜层231后，在半导体衬底200、浮栅电极膜221和隔离层280上形成控制栅极结构膜；在所述控制栅极结构膜上形成图形化的光刻胶层；所述光刻胶层的延伸方向垂直于浮栅电极膜221的延伸方向；以所述图形化的光刻胶层为掩膜刻蚀所述控制栅极结构膜、浮栅电极膜221和浮栅介质膜211，使控制栅极结构膜形成控制栅极结构，使浮栅电极膜221形成浮栅电极，使浮栅介质膜211形成浮栅介质层。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。