一种P型多晶硅沟槽结构的肖特基二极管及其制备方法与流程

本发明涉及半导体领域，更确切地说是一种p型多晶硅沟槽结构的肖特基二极管。

背景技术：

肖特基二极管以其良好的正向导通特性及快速开关速度在功率器件领域占有一席之地，但是由于其本身制作上采用金属半导体接触，其反向耐压情况不佳。现有技术中，沟槽式金属氧化物半导体结构的肖特基二极管将电场集中到了沟槽底部，提高了其他部位耗尽区的分压能力，有效的提高了器件的反向击穿电压，而在高压大电流下的正向导通电压却不是十分理想。在不影响其他参数的前提下，改善肖特基二极管高压大电流下的正向导通电压有着十分重要的意义。现有沟槽肖特基结构器件在高压大电流下的开启电压过大，仍有许多改善空间。

技术实现要素：

本发明的目的是提供一种p型多晶硅沟槽结构的肖特基二极管及其制备方法，其可以实现在沟槽肖特基二极管中，用沟槽式pn结的结构代替沟槽式金属氧化物半导体结构，并在不改变外延条件的情况下，可以降低器件在大电流和高温下的正向导通电压的目的，同时还能进一步提高反向击穿电压。

本发明采用以下技术方案：

一种p型多晶硅沟槽肖特基二极管，包括若干沟槽，所述沟槽内部通过多晶硅淀设满，且所述多晶硅为p型掺杂多晶硅。

所述沟槽设于n型外延层内。

所述n型外延层未设有沟槽的一侧设于n型基片上。

在n型外延层的一侧淀积绝缘层，且所述绝缘层淀积于n型外延层上及沟槽的顶部，形成终端区。

在n型外延层未淀积绝缘层部分及绝缘层上方淀积金属层，形成阳极。

一种制备p型多晶硅沟槽肖特基二极管的制备方法，包括以下步骤：

在沟槽内淀积多晶硅，先淀积一层较薄的多晶硅，注入p型杂质，调节注入剂量和注入能量，将杂质注入到多晶硅表面；

淀积第二多晶硅，将沟槽填充满，并进行退火，使多晶硅内部杂质浓度均匀分布。

还包括以下步骤：绝缘层淀积，去除元胞区表面绝缘物质，只在终端区保留。

淀积金属层，并进行刻蚀、退火，形成引出电极作为器件的阳极，此金属层由多层金属层构成。

本发明的优点是：将传统的沟槽肖特基结构沟槽内部的氧化层和n型多晶硅的填充方式用p型多晶硅替代，达到降低大电流下开启电压的目的，通过调节多晶硅掺杂浓度，能达到提高击穿电压的效果。

附图说明

下面结合实施例和附图对本发明进行详细说明，其中：

图1是本发明的结构示意图。

图2至图8是本发明的制备方法中间结构的结构图。

图9是发明的二极管与现有技术反向击穿电压的仿真log曲线图。

图10是本发明的二极管与现有技术开启电压比较图。

具体实施方式

下面结合附图进一步阐述本发明的具体实施方式：

如图1所示，本发明公开了一种p型多晶硅沟槽结构的肖特基二极管，包括若干沟槽23，且所述沟槽23沟槽内部通过多晶硅40淀设满，且所述多晶硅40为p型掺杂多晶硅。

本发明以沟槽肖特基工艺为基础，在沟槽中填充掺杂有p型杂质的多晶硅与n型外延层形成pn结结构。当器件正向工作时，施加较小的工作电压时，具有较低开启电压的肖特基结先导通，随着施加电压的增加，pn结也开始导通，并开始像漂移区注入大量电子，降低了漂移区内的导通电阻，在大电流工作情况下降低了其正向导通电压。

本发明的沟槽肖特基结构中，用p型掺杂的多晶硅替代原有的栅氧化层和n型掺杂多晶硅，降低了器件高压大电流下的开启电压，同时提高了反向击穿电压。

在同一款外延条件下，随着沟槽内p型多晶硅掺杂浓度的增加，击穿电压呈先上升后下降的趋势。原因是p型多晶硅与n型外延层接触形成一个pn结，器件反向工作时，此pn结与表面的肖特基结的耗尽层交叠在一起，起到分担表面电场的作用。当p型多晶硅掺杂浓度过高或者过低时，即p型多晶硅参杂浓度与外延浓度不匹配，pn结提前击穿，拉低了整个器件的击穿电压。当p型多晶硅参杂浓度与外延层浓度匹配，能够减小表面肖特基结的处的电场，从而提升器件的击穿电压。

本发明在沟槽式金属氧化物半导体结构的肖特基二极管的基础上，将原本填充在沟槽内的栅氧化层和n型多晶硅用p型多晶硅替代，降低了在大电流下的开启电压，同时也进一步的提升了器件的反向击穿电压。

沟槽23设于n型外延层20内。所述n型外延层20未设有沟槽的一侧设于n型基片10上。

在n型外延层20的一侧淀积绝缘层50，且所述绝缘层淀积于n型外延层20上及沟槽的顶部，形成终端区。在n型外延层20未淀积绝缘层部分及绝缘层上方淀积金属层60，形成阳极。

本发明的终端结构采用多个填充p型多晶硅的沟槽向芯片边缘延伸形成，终端沟槽与元胞沟槽同时制作，这种结构可以有效的降低有源区电场的分布，从而提升器件的击穿电压。沟槽间间距、宽度可以根据器件耐压的需求进行设定。

本发明还公开了p型多晶硅沟槽结构的肖特基二极管的制备方法，包括以下步骤：

如图2所示，在n型基片10上进行外延20生长。根据肖特基二极管的特性需求选择合适的外延圆片，该圆片由低电阻率的基片和特定电阻率的外延层组成。

如图3所示，淀积掩蔽层21及光刻胶22进行沟槽光刻，掩蔽层刻蚀。在外延层上生长一层掩蔽层，该掩蔽层的作用是为后面的沟槽刻蚀提供掩蔽，掩蔽层材料的成分可以为氧化硅、氮化硅或者两者结合；进行沟槽光刻，并对掩蔽层进行刻蚀，刻蚀出沟槽刻蚀窗口。

如图4所示，去除光刻胶22，进行沟槽23刻蚀。去除光刻胶，进行沟槽刻蚀，在掩蔽层的掩蔽作用下形成沟槽。

如图5所示，淀积多晶硅30，先淀积一层较薄的多晶硅，注入p型杂质，调节注入剂量和注入能量，将杂质注入到多晶硅表面。去除掩蔽层，进行牺牲氧化，并去除氧化层；淀积多晶硅，先淀积一层较薄的多晶硅，注入p型杂质，调节注入剂量和注入能量，将杂质注入到多晶硅表面。因为第一步淀积的无掺杂多晶硅较薄，所以注入能量控制在5～15kev，注入倾斜角度为7°，控制在保证能注入到沟槽侧壁和底部多晶硅的范围内即可，注入杂质一般为硼。然后第二步再淀积较厚的无掺杂多晶硅，使沟槽完全填充，退火，本发明的采用的条件为950℃30分钟，使杂质均匀扩散，得到最终的p型多晶硅。

如图6所示，再次淀积多晶硅40，将沟槽填充满，并进行退火，使多晶硅内部杂质浓度均匀分布。

如图7所示，去除表面多于多晶硅，使沟槽内多晶硅表面与外延层硅表面持平，并去除掩蔽层。

如图8所示，绝缘层50淀积，去除元胞区表面绝缘物质，只在终端区保留。

淀积金属层60，并进行刻蚀、退火，形成引出电极作为器件的阳极，此金属层由多层金属层构成，为常规工艺，得到如图1所示的结构。淀积金属层，并进行光刻、刻蚀，并形成引出电极作为器件的阳极，此金属层由多层金属层构成，在快速热退火工艺下与n型硅外延层形成肖特基接触，退火温度在600℃～800℃之间，时间小于2分钟。

在n型硅基片的背面进行减薄，然后淀积金属层，比如银、金或其他低阻抗合金层，作为器件的阴极。

如图9、10所示，相同外延下沟槽金属氧化物半导体结构与本发明所述结构的反向击穿电压的仿真log曲线图，曲线a为本发明结构的击穿电压曲线，另一条为普通沟槽肖特基结构击穿电压曲线，普通沟槽肖特基结构击穿电压曲线为46.1v，本发明所述结构击穿曲线为58.4v，可以看出本发明的结构的击穿电压显著提高。

开启电压比较，曲线a为本发明所述结构开启电压曲线,另一曲线为普通沟槽肖特基结构开启电压曲线，可看出在大电流情况下，本发明结构的开启电压明显降低。

本发明同时具有pn结二极管良好的反向击穿电压和肖特基二极管良好的正向导通特性。反向工作时，沟槽处形成的pn结与肖特基结的耗尽层在器件表面交叠，降低了肖特基结表面的电场强度，通过调整多晶硅的掺杂浓度使之与外延浓度匹配，达到提高反向击穿电压的目的。正向工作时，施加较小的工作电压时，具有较低开启电压的肖特基结先导通，随着施加电压的增加，pn结也开始导通，并开始像漂移区注入大量少子，降低了漂移区内的导通电阻，在大电流工作情况下降低了其正向导通电压。

根据仿真结果比较相同条件下，本发明中的p型多晶硅沟槽结构比传统的沟槽结构相比，在大电流下的导通电压显著降低，通过调整多晶硅的参杂浓度，反向击穿电压也能得到提高。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。