薄膜晶体管及其光电装置的制作方法

本发明涉及光电领域，尤其是薄膜晶体管及其光电装置。
背景技术：
：随着3c产品的发展，为了外观的美感，曲面、可折叠、可卷收等方式，是目前工业设计上的挑战。这些设计方式都必须让布设于其中的电子元件，都能符合柔性的性质。有机材料相较于无机材料具有较佳的柔性，因此，将有机材料设置于电子元件中取代无机材料是目前常见的做法。然而，这样的作法虽然整体的柔性可以提升，但会衍伸出其他的问题，例如，元件寿命会产生不良的影响。技术实现要素：本公开公开的一实施方式涉及一种薄膜晶体管。薄膜晶体管包含栅极、半导体层、栅极介电层、第一介电层、源极、以及漏极。栅极设置于基板上。半导体层设置于基板上，且半导体层重叠于栅极。栅极介电层设置于栅极与半导体层间，其中栅极介电层于基板的垂直投影范围与半导体层于基板的垂直投影范围实质上相同。第一介电层设置于基板上，第一介电层包覆栅极或半导体层的两侧边，第一介电层的介电常数小于栅极介电层的介电常数，且第一介电层的介电常数小于4。源极与漏极设置于基板上，且源极与漏极分隔且分别接触半导体层。在一些实施例中，半导体层设置于栅极下方。在一些实施例中，第一介电层覆盖至少一部分栅极的侧边与栅极介电层的侧边。在一些实施例中，薄膜晶体管还包括蚀刻终止层，且蚀刻终止层是设置于半导体层上。在一些实施例中，第一介电层与蚀刻终止层是由同一层所构成。在一些实施例中，半导体层设置于源极、漏极与栅极介电层上。在一些实施例中，栅极设置于半导体层上，且半导体层设置于源极与漏极上。在一些实施例中，薄膜晶体管还包括保护层，保护层设置于第一介电层上且栅极设置于半导体层上，其中源极与漏极分别贯穿栅极介电层与保护层。在一些实施例中，第一介电层包含聚酰亚胺(polyimide，pi)、聚乙烯吡咯烷酮(poly(4-vinylphenyl，pvp)、聚乙烯醇(poly(vinylalcohol)，pva)、聚甲基丙烯酸甲酯(poly(methylmethacrylate)，pmma)、聚丙烯(polypropylene，pp)、半硅氧烷(silsesquioxane)聚合物、铁电(ferroelectric)聚合物、以及苯并环丁烯(benzocyclobutene，bcb)其中至少一种材料。本公开公开的另一实施方式涉及一种光电装置。光电装置薄膜晶体管、保护层、以及光学元件。薄膜晶体管包含栅极、半导体层、栅极介电层、第一介电层、源极、以及漏极。栅极设置于基板上。半导体层设置于基板上，且半导体层与栅极重叠。栅极介电层设置于栅极与半导体层间，其中栅极介电层于基板的垂直投影范围与半导体层于基板的垂直投影范围实质上相同。第一介电层设置于基板上，第一介电层包覆栅极或半导体层的两侧边，第一介电层的介电常数小于栅极介电层的介电常数，且第一介电层的介电常数小于4。源极与漏极设置于基板上，且源极与漏极分隔且分别接触半导体层。保护层覆盖薄膜晶体管与第一介电层上。光学元件设置于基板上，且光学元件包含第一电极、第二电极以及光学层，其中光学层位于第一电极与第二电极之间，又第一电极或第二电极其中一者电性连接漏极。在一些实施例中，光学层包含自发光层、非自发光层、感应层、以及光感测层中的至少其一。在一些实施例中，电性连接漏极的第一电极或第二电极其中一者作为一像素电极，且像素电极与第一介电层垂直投影于基板上至少一部分重叠。在上述所述的实施例中，薄膜晶体管中以第一介电层包覆栅极或半导体层的两侧边，且第一介电层为介电常数小于4的材质，此类的材质多半具有较佳的挠曲性，能使薄膜晶体管应用于可挠曲的光电装置中。同时，也利用栅极介电层与栅极与半导体层接触，能维持薄膜晶体管元件特性。进一步地，增加薄膜晶体管元件的可靠度，且在制程上不会增加掩模数，成本不会过度增加。附图说明通过参照附图进一步详细描述本发明的示例性实施例，本发明的上述和其他示例性实施例，优点和特征将变得更加清楚，其中：图1为第一实施例的薄膜晶体管的剖面示意图；图2为第二实施例的薄膜晶体管的剖面示意图；图3为第三实施例的薄膜晶体管的剖面示意图；图4为第四实施例的薄膜晶体管的剖面示意图；图5为第五实施例的薄膜晶体管的剖面示意图；图6为第六实施例的薄膜晶体管的剖面示意图；图7为第七实施例的薄膜晶体管的剖面示意图；图8为光电装置的剖面示意图；图9为光电装置的局部上视图示意图；图10为第一实施例的光电装置的剖面示意图；图11为第二实施例的光电装置的剖面示意图；图12为第三实施例的光电装置的剖面示意图；图13a、13b、13c、13d为薄膜晶体管一比较例的制作流程的剖面示意图；图14a、14b、14c、14d、14e为薄膜晶体管一实施例的制作流程的剖面示意图；图15a为比较例薄膜晶体管的i-v曲线；图15b为第一实施例的薄膜晶体管的i-v曲线。附图标记说明：1光电装置1a控制区域1b元件区域100薄膜晶体管10基板11栅极线12半导体材料13栅极绝缘材料110栅极110a侧边110b侧边120半导体层120a侧边120b侧边130栅极介电层130a侧边130b侧边140第一介电层141第一接触孔143第二接触孔15数据线150源极160漏极170保护层171穿孔180蚀刻终止层181第一接触孔183第二接触孔190绝缘层191第一接触孔193第二接触孔200光电元件210第一电极220第二电极230光学层240彩色滤光层243黑色矩阵250保护基板具体实施方式在下文中将参照附图更全面地描述本发明，在附图中示出了本发明的示例性实施例。如本领域技术人员将认识到的，可以以各种不同的方式修改所描述的实施例，而不脱离本发明的构思或范围。在附图中，为了清楚起见，放大了各元件等的厚度。在整个说明书中，相同的附图标记表示相同的元件。应当理解，当诸如层、膜、区域或基板的元件被称为在“另一元件上”、或“连接到另一元件”、“重叠于另一元件”时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的，“连接”可以指物理及/或电连接。应当理解，尽管术语“第一”、“第二”、“第三”等在本文中可以用于描述各种元件、部件、区域、层及/或部分，但是这些元件、部件、区域、及/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。因此，下面讨论的“第一元件”、“部件”、“区域”、“层”、或“部分”可以被称为第二元件、部件、区域、层或部分而不脱离本文的教导。这里使用的术语仅仅是为了描述特定实施例的目的，而不是限制性的。如本文所使用的，除非内容清楚地指示，否则单数形式“一”、“一个”和“该”旨在包括多个形式，包括“至少一个”。“或”表示“及/或”。如本文所使用的，术语“及/或”包括一个或多个相关所列项目的任何和所有组合。还应当理解，当在本说明书中使用时，术语“包括”及/或“包括”指定所述特征、区域、整体、步骤、操作、元件的存在及/或部件，但不排除一个或多个其它特征、区域整体、步骤、操作、元件、部件及/或其组合的存在或添加。此外，诸如“下”或“底部”和“上”或“顶部”的相对术语可在本文中用于描述一个元件与另一元件的关系，如图所示。应当理解，相对术语旨在包括除了图中所示的方位之外的装置的不同方位。例如，如果一个附图中的装置翻转，则被描述为在其他元件的“下”侧的元件将被定向在其他元件的“上”侧。因此，示例性术语“下”可以包括“下”和“上”的取向，取决于附图的特定取向。类似地，如果一个附图中的装置翻转，则被描述为在其它元件“下方”或“下方”的元件将被定向为在其它元件“上方”。因此，示例性术语“下面”或“下面”可以包括上方和下方的取向。本文使用的“约”、“实质上”、或“近似”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特定数量(即，测量系统的限制)。例如，“约”可以表示在所述值的一个或多个标准偏差内，或±30％、±20％、±10％、±5％内。除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。本文参考作为理想化实施例的示意图的截面图来描述示例性实施例。因此，可以预期到作为例如制造技术及/或公差的结果的图示的形状变化。因此，本文所述的实施例不应被解释为限于如本文所示的区域的特定形状，而是包括例如由制造导致的形状偏差。例如，示出或描述为平坦的区域通常可以具有粗糙及/或非线性特征。此外，所示的锐角可以是圆的。因此，图中所示的区域本质上是示意性的，并且它们的形状不是旨在示出区域的精确形状，并且不是旨在限制权利要求的范围。图1为第一实施例的薄膜晶体管的剖面示意图。如图1所示，薄膜晶体管100包括栅极110、半导体层120、栅极介电层130、第一介电层140、源极150、以及漏极160。在第一实施例中，栅极110设置于基板10上，在此，栅极110是堆迭于基板10上。半导体层120设置于基板10上，且半导体层120重叠于栅极110，换句话说，半导体层120垂直投影于基板10的范围，与栅极110垂直投影于基板10的投影范围至少部分是重叠的。栅极介电层130设置于栅极110与半导体层120间。在此实施例，栅极介电层130于基板10的垂直投影范围与半导体层120于基板10的垂直投影范围实质上相同，在此的实质相同误差小于10％之内。此外，栅极介电层130与半导体层120优选是由同一图案化步骤所形成。第一介电层140设置于基板10上。第一介电层140包覆栅极110的两侧边。第一介电层140的介电常数小于栅极介电层130的介电常数，且第一介电层140的介电常数小于4。源极150与漏极160设置于基板10上，且源极150与漏极160分隔而不相互连接，且源极150与漏极160分别接触半导体层120。在附图中，第一介电层140包覆栅极110的两侧边110a、110b是指第一介电层140与栅极110的两侧边直接接触，第一介电层140垂直投影于基板10的投影范围环绕于栅极110垂直投影于基板10的投影范围，且第一介电层140垂直投影范围与栅极110垂直投影范围部分重叠。在图1中，第一介电层140还可环绕栅极介电层130及半导体层120、并与源极150、漏极160接触。在此，栅极110及栅极介电层130是内嵌于第一介电层140的实施方式。一般而言，栅极介电层130是采用highk(介电常数大于4)的材料。一般而言，栅极介电层130通常为无机绝缘材料，例如，栅极介电层130可以氧化铝、氧化硅、氮化硅、氧化钛，但不限于此。栅极介电层130的杨氏系数(youngmodulus)通常在60-450gpa，优选为65至80gpa、160至300gpa、210至420gpa。第一介电层140是采介电常数小于或等于4的绝缘材料，第一介电层140的杨氏系数一般而言小于5gpa，优选为2-4.5gpa。一般而言，第一介电层140通常为有机材料，或类有机材料，例如，第一介电层40可以为聚酰亚胺(polyimide，pi)、聚乙烯吡咯烷酮(poly(4-vinylphenyl，pvp)、聚乙烯醇(poly(vinylalcohol)，pva)、聚甲基丙烯酸甲酯(poly(methylmethacrylate)，pmma)、聚丙烯(polypropylene，pp)、苯并环丁烯(benzocyclobutene，bcb)，但不限于此。此外，第一介电层40也可以是硅氧烷(siloxane，soc)聚合物、半硅氧烷(silsesquioxane)聚合物、铁电(ferroelectric)聚合物、碳化硅(sic)聚合物等类有机材料，但不限于此。第一介电层140因具有较佳的柔性，能使薄膜晶体管100能应用于各种柔性的光电装置之中。另外，基板10较佳为柔性的材料，举例而言包括聚酰胺(polyamide，pa)聚亚酰胺(polyimide，pi)、聚甲基丙烯酸甲酯(poly(methylmethacrylate)，pmma)、聚萘二甲酸乙二醇酯(polyethylenenaphthalate，pen)、聚对苯二甲酸乙二酯(polyethyleneterephthalate，pet)、玻璃纤维强化塑胶(fiberreinforcedplastics，frp)、聚醚醚酮(polyetheretherketone，peek)、环氧树脂、或其它合适的材料、或前述至少二种的组合，但不限于此。换句话说，基板10柔性的材料可为全部是有机材料混合物、有机材料混合无机材料、有机分子与无机分子键结而成的材料、或是其它合适的材料。基板10材质不限于上面述所，可为玻璃、石英、有机聚合物、或是不透光/反射材料(例如：导电材料、金属、晶圆、陶瓷、或其它可适用的材料)、上述至少二种的组合或是其它可适用的材料。半导体层120可以为金属氧化物或是硅晶，例如，铟锡氧化物(indiumtinoxide，ito)、铝锌氧化物(aluminumzincoxide，azo)、铟镓锌氧化物(indiumgalliumzincoxide，igzo)、铟锡锌氧化物(indiumtinzincoxide，itzo)、铟镓锌锡氧化物(indiumgalliumzinctinoxide，igzto)、单晶硅、多晶硅、以及无晶硅(amorphoussilicon)，上述仅为示例，而不限于此。在图1的实施例中，薄膜晶体管100还包括保护层170。保护层170设置基板110上，并与半导体层120、第一介电层140、源极150、以及漏极160接触。也就是，保护层170覆盖半导体层120、第一介电层140、源极150、以及漏极160。于本实施例中，薄膜晶体管100为底栅型(bottomgate)薄膜晶体管。然而，本发明不限于此，本发明薄膜晶体管100可以为顶栅型(topgate)薄膜晶体管晶体管或其他适当形式的晶体管。图2为第二实施例的薄膜晶体管的剖面示意图。如图2所示，第二实施例的薄膜晶体管100为顶栅型(topgate)薄膜晶体管的实施方式。半导体层120设置于基板10上。源极150与漏极160设置于基板10上，源极150与漏极160分隔，不相互连接。且源极150与漏极分别接触半导体层120，其中半导体层120设置于源极150与漏极160上。栅极介电层130设置于半导体层120上，栅极110垂直重叠于半导体层120上，且栅极介电层130设置于栅极110与半导体层120间。第一介电层140设置于基板10上，且第一介电层140包覆半导体层120的两侧边120a、120b。在此，半导体层120垂直投影于基板10的范围，与栅极110垂直投影于基板10的范围至少有一部分是重合。栅极介电层130于基板10的垂直投影范围与半导体层120于基板10的垂直投影范围实质上相同，在此的实质相同误差小于10％之内。栅极介电层130与第一介电层140的材料与图1相同，于此不再赘述。在图2中，第一介电层140包覆半导体层120、栅极介电层130、源极150、以及漏极160，在此仅以剖面示意，实际上第一介电层140可以环绕栅极介电层130、源极150、以及漏极160。在此，半导体层120及栅极介电层130是内嵌于第一介电层140的另一实施方式。更进一步地，第一介电层140还可环绕至少一部分栅极110的侧边与栅极介电层130的侧边。另外，保护层170设置基板110上，并与栅极110、以及第一介电层140接触。第二实施例是将第一实施例反置，使得栅极110位于半导体层120位于上方，且半导体层120位于源极150及漏极160上方的结构。此外，在第二实施例中，薄膜晶体管100还包括保护层170。保护层170设置基板110上，并覆盖栅极110及第一介电层140。图3为第三实施例的薄膜晶体管的剖面示意图。第三实施例为另一顶栅型(topgate)薄膜晶体管的实施方式，也就是栅极110位于半导体层120位于上方。第三实施例的薄膜晶体管100还包括了保护层170。如图3所示，半导体层120设置于基板10上。栅极110重叠于半导体层120。栅极介电层130设置于栅极110与半导体层120间。第一介电层140包覆半导体层120及栅极介电层130的两侧边。也就是，半导体层120及栅极介电层130内嵌于第一介电层140中。绝缘层190设置于半导体层120上，在此，保护层170并不与半导体层120接触。绝缘层190与栅极110、栅极介电层130、以及第一介电层140直接接触。此外，绝缘层190与栅极介电层130还分别设置有第一接触孔191与第二接触孔193。源极150与漏极160彼此分隔，不相互接触，且源极150与漏极160分别通过第一接触孔181与第二接触孔183与半导体层120接触。进一步地，还可包括保护层170覆盖薄膜晶体管100。图4为第四实施例的薄膜晶体管的剖面示意图。如图4所示，第四实施例是基于第一实施例的变化，差别在于第四实施例的薄膜晶体管100还包括了蚀刻终止层180设置于半导体120上，当图案化半导体层120时，蚀刻终止层180可避免图案化半导体层120过蚀刻(overetching)，其与第一实施例相同之处不再赘述。图5为第五实施例的薄膜晶体管的剖面示意图。如图5所示，第五实施例是基于第四实施例的进一步变化。在第五实施例中，蚀刻终止层180除了设置于半导体层120上外，还设置于第一介电层140上，使得源极150与漏极160不与第一介电层140接触，另外，蚀刻终止层180具有第一接触孔181与第二接触孔183。源极150与漏极160彼此分隔，不相互接触，且源极150与漏极160分别通过第一接触孔181与第二接触孔183与半导体层120接触。图6为第六实施例的薄膜晶体管的剖面示意图。如图6所示，第六实施例是基于第五实施例的进一步变化。在第六实施例中，蚀刻终止层180与第一介电层140是由同一层所构成，可减少制程步骤。也就是，是利用介电常数小于栅极介电层130的介电常数，且第一介电层140的介电常数小于4的有机材料，或类有机材料所构成。换句话说，栅极110、半导体层120、及栅极介电层130都被第一介电层140所环绕。源极150与漏极160彼此分隔，不相互接触，且源极150与漏极160分别通过第一接触孔141与第二接触孔143与半导体层120接触。第六实施例的栅极介电层130与第一介电层140的材料与第一实施例相同，于此不再赘述。图7为第七实施例的薄膜晶体管的剖面示意图。如图7所示，第七实施例为半导体层120共平面式(co-planer)的薄膜晶体管。薄膜晶体管100同样包含栅极110、半导体层120、栅极介电层130、第一介电层140、源极150、以及漏极160。在第七实施例中，栅极110设置于基板10上。栅极介电层130位于栅极110上。第一介电层140包覆栅极110的两侧边110a、110b及栅极介电层130的两侧边130a、130b。源极150与漏极160设置于基板10上，源极150与漏极160彼此分隔，不相互接触，且源极150与漏极160分别与栅极介电层130及第一介电层140接触。半导体层120设置于基板10上，在此，表示半导体层120半导体层设置于源极150、漏极160与栅极介电层130上。此外，保护层170设置基板110上，并与半导体层120、第一介电层140、源极150、漏极160接触。上述各种实施例仅为示例，并非用以限制，各种搭配及组合的方式都可为实际可应用的实施方式。图8为光电装置的剖面示意图。如图8所示，光电装置1包含薄膜晶体管100、保护层170、以及光学元件200。薄膜晶体管100可以为上述实施例的各种实施方式，在此仅以第四实施例的薄膜晶体管100作为示例，但不限于此。在此，第一介电层140更覆盖基板10的其他部分。保护层170覆盖薄膜晶体管100与第一介电层140。保护层170上设置有穿孔171，且穿孔171对应于源极150或漏极160，光学元件200通过穿孔171与源极150或漏极160电性连接，从而可以通过薄膜晶体管100控制光学元件200。在此，光学元件200可以为自发光元件、非自发光元件、光感应元件、显示元件、电致变色元件等等，且光学元件200与薄膜晶体管100的源极150或漏极160电性连接，而受薄膜晶体管100控制。实际的实施方式，将如于后详述。图9为光电装置的局部上视图示意图、图10-12分别为光电装置的第一实施例、第二实施例与第三实施例的剖面示意图。图9至图12是对于图8的光学元件做实际的示例描述，光电装置1的实际实施方式并不限于此。如图9所示，图9的a-a’线的剖面，对应于图8。由图9所示，栅极线11及数据线15交错设置光学元件200的区域。栅极介电层130设置于栅极110与源极150/漏极160之间、以及半导体层120的下方、或漏极160的下方。第一介电层140及保护层170还位于元件区域1b中，也就是栅极线11及数据线15交错的区域、除了栅极110与源极150/漏极160之间、以及半导体层120的下方、或漏极160的下方的其他区域。图10至12中，薄膜晶体管100的结构、第一介电层140的延伸、及保护层170都与图8相似，不再详述。在图10中，光学元件200是光感测元件，光学元件200设置于基板10上，在这些实施例中，光学元件200是与保护层170接触，不直接与基板10接触。光学元件200包含第一电极210、第二电极220、以及光学层230。光学层230，举例而言，为包括按序堆迭的一第一型半导体材料层、一本征半导体材料层以及一第二型半导体材料层，且第一型半导体材料层以及第二型半导体材料层其中一者为p型半导体材料，另一者为n型半导体材料。第一电极210与第二电极220可以为透明电极或非透明电极，其中第一电极210优选为非透明电极且第二电极220优选为穿透电极。透明导电材料举例而言为铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物、石墨烯、纳米银、纳米炭管/杆、或者其它合适的氧化物、或者上述至少二者的堆叠层，但本发明不以此为限。透明导电材料举例而言为金属、合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是其它的合适的材料、或是前述材料至少二种的堆叠层，但本发明不以此为限。光学层230位于第一电极210与第二电极220之间，第一电极210通过穿孔171与漏极160电性连接。在此仅为示例，也可以将第二电极220通过穿孔171与漏极160电性连接。从而，光学元件200受到薄膜晶体管100的控制，可以感测按压的面积、或是指纹感测等。如图11所示，光学元件200也可以是自发光元件，例如，发光二极管、有机发光二极管等。在此，第一电极210与第二电极220可以做为阳极或阴极，第一电极210与源极150或漏极160电性连接。进一步地，第一电极210与第二电极220可以为透明电极或非透明电极，详细透明电极与非透明电极叙述同上。在此，光学元件200受到薄膜晶体管100的控制而驱动，以致光学元件200发光或不发光。如图12所示，光学元件200也可以是液晶显示元件，第一电极210及第二电极220优选为透明导电材料，详细透明电极叙述同上。另外，光学层230为显示介质层，举例而言，为高分子分散型液晶(pdlc)层、高分子网络型液晶(pnlc)层、胆固醇液晶层、电致变化层或其它可通过垂直电场或水平电场加以驱动的显示介质层，然而光学层230的材料与第一电极210及第二电极220驱动模式，本领域人员可视需求作适当选择。光学元件200还包含保护基板250。黑色矩阵243与彩色滤光层240位于基板或保护基板250的内表面，本领域人员可视需求作适当选择。光学层230设置于基板10与保护基板250之间。在此，第一电极210是做为像素电极，且第一电极210垂直投影于基板10的区域，与第一介电层140垂直投影于基板10的区域至少一部分重叠。在此，光学元件200受到薄膜晶体管100的电压而驱动，控制第一电极210与第二电极220之间的电压差，以控制显示介质，形成显示模式。如图13a、13b、13c、13d为薄膜晶体管比较例的制作流程的剖面示意图。图14a、14b、14c、14d为薄膜晶体管实施例的制作流程的剖面示意图。比较例与实施例的差别在于，比较例栅极绝缘材料13不具有无机材料，换句话说比较例栅极绝缘材料13是由有机材料所组成。如图13a及图14a所示，是在基板10上制作出栅极110。比较例与实施例的栅极110相似，可以应用同一掩模制作。图13b中，在栅极110上按序地形成栅极绝缘材料13及半导体材料12。在图13c中，对半导体材料12进行微影蚀刻，而形成半导体层120。在比较例中，覆盖栅极110及基板10的栅极绝缘材料13可以做为栅极介电层130。在图14b中，在栅极110上按序地形成栅极绝缘材料13及半导体材料12。在图14c中，对于栅极绝缘材料13及半导体材料12是一起进行微影及蚀刻，而同时形成图案化的半导体层120及栅极介电层130。在实施例中，可以通过干蚀刻或等离子体蚀刻的方式，直接同时形成图案化的半导体层120及栅极介电层130。如图13d、图14d及图14e所示，相较于比较例，实施例中仅多了一层形成第一介电层140的步骤，后续的制作流程均相似。也就是，可以使用相同掩模的数量，因此，即便增加了第一介电层140，在制作成本、制作时间上并不会大幅地增加。表1为对于比较例与实施例的实际实验数据。如表1所示，实施例相对于比较例，i-v曲线大致相似，如图15a、15b所示，详细地，实施例的临界电压(vth)、次临界摆幅(s.s)、以及电子迁移率(mobility)都较比较例略高，但都属于同一个级数范围。表1比较例实施例临界电压(vth)-0.97v-0.51v次临界摆幅(s.s)0.25(mv/dec)0.42(mv/dec)电子迁移率(mobility)13.5(cm2/v·s)14.2(cm2/v·s)综上所述，上述任一实施例中，薄膜晶体管100中以第一介电层140包覆栅极或半导体层的两侧边，且第一介电层140为介电常数小于4的材质。通过第一介电层140具有较佳的柔性的材料特性，能使薄膜晶体管100应用于柔性的光电装置中。同时，也利用栅极介电绝缘层130与栅极110与半导体层120接触，能维持电性性质。进一步地，在制程上不会增加掩模数，成本不会大幅增加。虽然已经结合目前被认为是实用的示例性实施例描述了本发明，但是应当理解，本发明不限于所公开的实施例，而是相反，旨在适用于各种修改和等同布置包括在所附权利要求的构思和范围内。当前第1页12