本发明涉及半导体集成电路制造领域，特别是涉及一种划片槽测试结构。本发明还涉及一种划片槽测试结构的测试方法。
背景技术：
在集成电路制造过程中，多个芯片集成于同一片晶圆(wafer)上，晶圆一般为硅衬底晶圆片，芯片和芯片之间形成有划片槽，在晶圆制作完成后，通过对划片槽进行划片将芯片分离。在芯片制造过程中，往往还需要对芯片进行测试，需要专门设计测试结构来监控生产情况，而由于测试结构仅在测试过程中有用，在测试完成后则不再使用，故测试结构通常设置在划片槽中，这样才不会占用芯片的面积，从而能提高集成度。
但是随着芯片集成度提高，单位面积的芯片产出越来越高，因而促使芯片间的划片槽朝着越来越窄的方向发展，然而划片槽的宽度，受到放置的监控生产用的测试结构焊盘尺寸的制约，如俯视面为正方形的焊盘的最小尺寸为40微米×40微米，由于需要保证划片槽能够放下焊盘结构，所以划片槽不能进一步缩窄，这就制约了芯片的集成度的提高。
技术实现要素：
本发明所要解决的技术问题是提供一种划片槽测试结构，能提高芯片集成度，从而降低成本。为此，本发明还提供一种划片槽测试结构的测试方法。
为解决上述技术问题，本发明提供的划片槽测试结构中，同一晶圆上包括芯片形成区域和划片槽。
测试结构，形成于所述划片槽内。
所述测试结构的第一焊盘形成于所述芯片形成区域且由顶层正面金属层图形化形成。
通过一层以上的正面金属层以及对应的接触孔将所述测试结构连接到所述第一焊盘。
所述划片槽的宽度小于所述第一焊盘的最窄方向的尺寸；通过将所述第一焊盘设置在所述芯片形成区域使所述划片槽的宽度不受所述第一焊盘的尺寸的影响，从而使所述划片槽尺寸减少并提高所述晶圆上的芯片的集成度。
进一步的改进是，所述第一焊盘的最窄方向的最小尺寸为40微米。
进一步的改进是，所述第一焊盘的俯视图为边长为大于等于40微米的正方形。
进一步的改进是，在晶圆测试之前，所述所述测试结构和所述第一焊盘保持连接；在所述晶圆测试完成之后，所述划片槽被切割，所述第一焊盘和所述测试结构分离且所述第一焊盘保留于所述芯片形成区域。
进一步的改进是，芯片形成于所述芯片形成区域，用于引出所述芯片的第二焊盘形成于所述芯片形成区域且由顶层正面金属层图形化形成；所述第一焊盘在位置上要保证和所述第二焊盘具有间距并不影响所述芯片的功能。
为解决上述技术问题，本发明提供的划片槽测试结构的测试方法包括如下步骤：
步骤一、在设计阶段，进行布线设计，将划片槽的测试结构的第一焊盘设置在芯片形成区域。
步骤二、进行在晶圆上进行制造形成芯片和测试结构，所述芯片形成于所述芯片形成区域，所述芯片形成区域之间为所述划片槽，所述测试结构形成于所述划片槽内。
形成一层以上的正面金属层和对应的接触孔，对顶层正面金属层进行图形化形成第一焊盘和第二焊盘。
通过各层所述正面金属层以及对应的接触孔将所述测试结构连接到所述第一焊盘。
所述划片槽的宽度小于所述第一焊盘的最窄方向的尺寸；通过将所述第一焊盘设置在所述芯片形成区域使所述划片槽的宽度不受所述第一焊盘的尺寸的影响，从而使所述划片槽尺寸减少并提高所述晶圆上的芯片的集成度。
步骤三、进行晶圆测试，所述晶圆测试时通过所述第一焊盘加电信号对所述测试结构进行测试。
步骤四、所述晶圆测试完成后进行划片，划片沿着所述划片槽进行，划片完成后将同一所述晶圆上的各所述芯片分开，所述第一焊盘和所述测试结构分离且所述第一焊盘保留于所述芯片形成区域。
进一步的改进是，所述第一焊盘的最窄方向的最小尺寸为40微米。
进一步的改进是，所述第一焊盘的俯视图为边长为大于等于40微米的正方形。
进一步的改进是，所述第二焊盘用于引出所述芯片；所述第一焊盘在位置上要保证和所述第二焊盘具有间距并不影响所述芯片的功能。
本发明根据如何提高芯片集成度的技术问题，对位于划片槽中的测试结构做了特别的设计，本发明中，将测试结构的布线结构做了特别设计，将引出测试结构的电信号的第一焊盘不再设置在划片槽中，而是通过对布线结构进行改进，将第一焊盘设置在芯片形成区域中，利用晶圆在划片后测试结构会随着划片槽的切割而去除，所以留在芯片形成区域顶部的第一焊盘并不会在对底部结构造成任何影响，故本发明能保证在第一焊盘不影响芯片形成区域的芯片的功能的条件下，使第一焊盘不对划片槽的尺寸的缩小造成影响，故划片槽能够在不受第一焊盘的尺寸制约的条件下进行缩小，这样能大大提高芯片的集成度，集成度的提高则能相对降低制造成本，所以本发明取得的技术效果是显著的。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例划片槽测试结构的示意图。
具体实施方式
如图1所示，是本发明实施例划片槽测试结构的示意图，本发明实施例划片槽测试结构中，同一晶圆上包括芯片形成区域2和划片槽1，图1中仅显示了2个芯片形成区域2，实际上在同一晶圆上会包括有芯片形成区域2，芯片集成度越高，芯片形成区域2数量就越多。
测试结构3形成于所述划片槽1内。
所述测试结构3的第一焊盘4a形成于所述芯片形成区域2且由顶层正面金属层图形化形成。
通过一层以上的正面金属层以及对应的接触孔将所述测试结构3连接到所述第一焊盘4a。
由图1所示可知，由于本发明实施例中所述第一焊盘4a不再覆盖在所述划片槽1上，所以所述划片槽1的尺寸将不会受到所述第一焊盘4a的尺寸的限制，具体为：所述划片槽1的宽度小于所述第一焊盘4a的最窄方向的尺寸；通过将所述第一焊盘4a设置在所述芯片形成区域2使所述划片槽1的宽度不受所述第一焊盘4a的尺寸的影响，从而使所述划片槽1尺寸减少并提高所述晶圆上的芯片的集成度。
通常，所述第一焊盘4a的最窄方向的最小尺寸为40微米。如图1中，所述第一焊盘4a的俯视图为边长为大于等于40微米的正方形。
在晶圆测试之前，所述所述测试结构3和所述第一焊盘4a保持连接；在所述晶圆测试完成之后，所述划片槽1被切割，所述第一焊盘4a和所述测试结构3分离且所述第一焊盘4a保留于所述芯片形成区域2。
芯片形成于所述芯片形成区域2，用于引出所述芯片的第二焊盘4b形成于所述芯片形成区域2且由顶层正面金属层图形化形成；所述第一焊盘4a在位置上要保证和所述第二焊盘4b具有间距并不影响所述芯片的功能。图1中，所述第一焊盘4a的数量包括多个，所述第二焊盘4b的数量也包括多个，所述第一焊盘4a会和所述测试结构3相连，所述第二焊盘4b会和芯片相连。
本发明实施例划片槽测试结构的测试方法包括如下步骤：
步骤一、在设计阶段，进行布线设计，将划片槽1的测试结构3的第一焊盘4a设置在芯片形成区域2。
步骤二、进行在晶圆上进行制造形成芯片和测试结构3，所述芯片形成于所述芯片形成区域2，所述芯片形成区域2之间为所述划片槽1，所述测试结构3形成于所述划片槽1内。
形成一层以上的正面金属层和对应的接触孔，对顶层正面金属层进行图形化形成第一焊盘4a和第二焊盘4b。
通过各层所述正面金属层以及对应的接触孔将所述测试结构3连接到所述第一焊盘4a。
所述划片槽1的宽度小于所述第一焊盘4a的最窄方向的尺寸；通过将所述第一焊盘4a设置在所述芯片形成区域2使所述划片槽1的宽度不受所述第一焊盘4a的尺寸的影响，从而使所述划片槽1尺寸减少并提高所述晶圆上的芯片的集成度。
所述第二焊盘4b用于引出所述芯片；所述第一焊盘4a在位置上要保证和所述第二焊盘4b具有间距并不影响所述芯片的功能。
通常，所述第一焊盘4a的最窄方向的最小尺寸为40微米。如图1中，所述第一焊盘4a的俯视图为边长为大于等于40微米的正方形。所述第二焊盘4b的尺寸和所述第一焊盘4a相同，且二者同时形成。
步骤三、进行晶圆测试，所述晶圆测试时通过所述第一焊盘4a加电信号对所述测试结构3进行测试。
步骤四、所述晶圆测试完成后进行划片，划片沿着所述划片槽1进行，划片完成后将同一所述晶圆上的各所述芯片分开，所述第一焊盘4a和所述测试结构3分离且所述第一焊盘4a保留于所述芯片形成区域2。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。