半导体器件及其形成方法与流程

本发明涉及半导体技术领域，尤其涉及一种半导体器件及其形成方法。

背景技术：

随着半导体制造技术的不断发展，集成电路集成度越来越高，半导体器件的特征尺寸也越来越小，例如随着栅极长度的缩短，容易发生短沟道效应(shortchanneleffect，sce)以增加源漏间电荷穿通，进而影响器件正常工作。

现阶段为了降低短沟道效应，通常采用偏移侧墙(offsetspacer)增加沟道长度，由于偏移侧墙的侧壁的成分为氮化硅化合物，所述氮化硅化合物会持续氧化生成氧化层直至饱和，因此偏移侧墙的厚度也在持续增加直至厚度稳定。在采用后续轻掺杂离子注入漏极(lightlydopeddrain，ldd)工艺进行轻掺杂离子注入的过程中，需要根据稳定后的偏移侧墙的厚度，在相邻偏移侧墙之间进行轻掺杂离子注入，以保证不同晶圆之间具有相近的轻掺杂离子注入区域尺寸，也即需要设置从形成偏移侧墙至进行ldd光刻工艺之间的等待时长(例如，45小时左右)，导致晶圆制造效率下降。

在现有技术中，当需要在等待时长之内进行轻掺杂离子注入时，往往采用人工补偿的方法，减少在相邻偏移侧墙之间进行轻掺杂离子注入的区域宽度。但是，人工补偿的方法需要操作者具备丰富的专业知识和判断经验，并且增加了ldd光刻工艺试运行(pi-run)的制程成本和人力成本。

技术实现要素：

本发明解决的技术问题是提供一种半导体器件及其形成方法，可以在偏移侧墙的氧化层的自然氧化饱和之前，无需人工补偿即可进行轻掺杂离子注入操作，有效地提高晶圆制造效率的同时，避免制造成本和人力成本的增加。

为解决上述技术问题，本发明实施例提供一种半导体器件的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成栅极；在所述栅极的侧壁上形成偏移侧墙，所述偏移侧墙包括原始侧墙以及位于所述原始侧墙侧壁的氧化层，所述氧化层是由于自然氧化生成的；对所述氧化层进行灰化处理，以使所述偏移侧墙具有稳定的厚度。

可选的，对所述氧化层进行灰化处理包括：采用含氮气体对所述氧化层进行灰化处理，以消耗所述氧化层并生成氮化物。

可选的，所述含氮气体包括n2h2和n2。

可选的，对所述氧化层进行灰化处理的灰化温度为265摄氏度至285摄氏度。

可选的，所述灰化处理是在所述氧化层的自然氧化饱和时间之前完成。

可选的，对所述氧化层进行灰化处理之后，所述半导体器件的形成方法还包括：在相邻的偏移侧墙之间，对所述半导体衬底进行轻掺杂离子注入。

可选的，所述在相邻的偏移侧墙之间，对所述半导体衬底进行轻掺杂离子注入包括：形成覆盖所述栅极和所述偏移侧墙的光刻胶层作为所述轻掺杂离子注入的掩膜；以所述光刻胶层为掩膜对所述半导体衬底进行所述轻掺杂离子注入。

可选的，所述半导体衬底包括第一区域和第二区域，对所述半导体衬底进行轻掺杂离子注入包括：对所述第一区域进行轻掺杂离子注入；其中，所述第一区域用于形成静态随机存取存储器件，所述第二区域用于形成输入/输出器件。

为解决上述技术问题，本发明实施例提供一种半导体器件，包括：半导体衬底；栅极，位于所述半导体衬底上；偏移侧墙，所述偏移侧墙包括原始侧墙以及位于所述原始侧墙的侧壁的覆盖层，所述覆盖层是通过对所述原始侧墙的侧壁的氧化层进行灰化处理得到的，所述氧化层是由于自然氧化生成。

可选的，所述覆盖层的材料包括：氮化物。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

在本发明实施例中，提供半导体衬底；在所述半导体衬底上形成栅极；在所述栅极的侧壁上形成偏移侧墙，所述偏移侧墙包括原始侧墙以及位于所述原始侧墙侧壁的氧化层，所述氧化层是由于自然氧化生成的；对所述氧化层进行灰化处理，以使所述偏移侧墙具有稳定的厚度。采用上述方案，可以对位于偏移侧墙的原始侧墙侧壁的氧化层进行灰化处理，相比于现有技术中，所述氧化层由于自然氧化生成，厚度在自然氧化饱和之前持续变化，导致不同生长时长的氧化层具有不同的厚度，致使不同的偏移侧墙厚度不一致，采用本发明实施例的方案，由于不同厚度的氧化层被灰化处理后均生成厚度较薄且厚度稳定的氮化物，可以使不同的偏移侧墙具有稳定的厚度，有助于减少单一晶圆内部或者不同晶圆之间偏移侧墙的厚度差异，从而减轻对后续工艺产生的影响。

进一步，在本发明实施例中，可以采用n2h2和n2在预设温度下进行灰化处理，通过消耗所述氧化层并且生成氮化物使所述偏移侧墙具有稳定的厚度，还可以复用已有的用于去除光刻胶的灰化处理工艺，从而降低对于新制程的工艺研发压力。

进一步，在本发明实施例中，可以在进行轻掺杂离子注入之前，对氧化层进行灰化处理，由于氧化层停止生长，有助于使得在所述半导体衬底上形成的各种半导体器件都获得更好的器件性能。

进一步，由于静态随机存取存储器件需要更高的轻掺杂离子注入区域尺寸一致性，在本发明实施例中，可以在进行sram器件轻掺杂离子注入之前，对位于原始侧墙的侧壁的氧化层进行灰化处理，有助于获得更好的sram器件的器件性能。

附图说明

图1是本发明实施例中一种半导体器件形成方法的流程图；

图2至图4是本发明实施例中一种半导体器件形成方法的剖面结构示意图；

图5至图6是本发明实施例中另一种半导体器件的形成方法的部分步骤对应的剖面结构的示意图；

图7是现有技术中一种显影后检查尺寸的测量示意图；

图8是本发明实施例中一种显影后检查尺寸的测量示意图；

图9至图10是本发明实施例中再一种半导体器件的形成方法的部分步骤对应的剖面结构的示意图。

具体实施方式

现阶段为了降低短沟道效应，通常采用偏移侧墙(offsetspace)增加沟道长度，由于偏移侧墙的侧壁成分为氮化硅化合物，所述氮化硅化合物会持续氧化生成氧化层直至饱和，因此偏移侧墙的厚度也在持续增加直至厚度稳定。在进行轻掺杂离子注入的过程中，需要设置从形成偏移侧墙至进行轻掺杂离子注入之间的等待时长，导致晶圆制造效率下降。

在现有技术中，当需要在所述等待时长之内进行轻掺杂离子注入时，采用的一种方法为通过人工补偿，在进行轻掺杂离子注入之前的ldd光刻工艺中增大曝光区域，以减少在相邻偏移侧墙之间进行轻掺杂离子注入的区域宽度。具体而言，越早进行轻掺杂离子注入，人工补偿的力度越大，即需要设置越大的曝光区域。

但是，人工补偿的方法需要操作者具备丰富的专业知识和判断经验，并且增加了ldd光刻工艺试运行的制程成本和人力成本。因此，亟需一种方法能够在提高晶圆制造效率的同时，避免制程成本和人力成本的增加。

在本发明实施例中，提供半导体衬底；在所述半导体衬底上形成栅极；在所述栅极的侧壁上形成偏移侧墙，所述偏移侧墙包括原始侧墙以及位于所述原始侧墙侧壁的氧化层，所述氧化层是由于自然氧化生成的；对所述氧化层进行灰化处理，以使所述偏移侧墙具有稳定的厚度。采用上述方案，可以对位于偏移侧墙的原始侧墙侧壁的氧化层进行灰化处理，相比于现有技术中，所述氧化层由于自然氧化生成，厚度在自然氧化饱和之前持续变化，导致不同生长时长的氧化层具有不同的厚度，致使不同的偏移侧墙厚度不一致，采用本发明实施例的方案，由于不同厚度的氧化层被灰化处理后均生成厚度较薄的氮化物，可以使不同的偏移侧墙具有稳定的厚度，有助于减少单一晶圆内部或者不同晶圆之间偏移侧墙的厚度差异，从而减轻对后续工艺产生的影响。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1是本发明实施例中一种半导体器件形成方法的流程图。所述半导体器件形成方法可以包括步骤s101至步骤s104：

步骤s101：提供半导体衬底；

步骤s102：在所述半导体衬底上形成栅极；

步骤s103：在所述栅极的侧壁上形成偏移侧墙，所述偏移侧墙包括原始侧墙以及位于所述原始侧墙侧壁的氧化层，所述氧化层是由于自然氧化生成的；

步骤s104：对所述氧化层进行灰化处理，以使所述偏移侧墙具有稳定的厚度。

下面结合图2至图4对上述各个步骤进行说明。

参照图2，提供半导体衬底100，在所述半导体衬底100上形成栅极130，在所述栅极130的侧壁上形成偏移侧墙的原始侧墙110。

在本发明实施例中，所述半导体衬底100为硅衬底。在其他实施例中，所述半导体衬底100的材料还可以为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述半导体衬底100还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底。

所述栅极130可以由依序形成于所述半导体衬底100的表面上的栅氧化层、多晶硅层与顶盖层构成，还可以是高介电系数金属栅极(high-kmetalgate，hkmg)，还可以是鳍式场效应晶体管(finfieldeffecttransistor，finfet)中覆盖凸出于半导体衬底表面的鳍部的顶部和侧壁的栅极。需要指出的是，在本发明实施例中，对于形成栅极130的具体方式不作限制。

在所述栅极130的侧壁上形成偏移侧墙的原始侧墙110，所述偏移侧墙的原始侧墙110的材料可以为氮化硅。

在具体实施中，可以先形成覆盖所述半导体衬底100和所述栅极130的偏移侧墙层，再对所述偏移侧墙层进行刻蚀，以形成保留在所述栅极130的侧壁上的原始侧墙110。

参照图3，偏移侧墙114包括原始侧墙110以及位于所述原始侧墙110的侧壁的氧化层111，所述氧化层111是由于自然氧化生成的，又可以称为本征氧化层。

具体地，在对所述偏移侧墙层进行刻蚀后，形成原始侧墙110，其侧壁的成分为氮化硅化合物，以提高所述原始侧墙110的致密度。

进一步地，所述氮化硅化合物会自然氧化生成氧化层111直至饱和，持续时长由具体的制程工艺而确定，在某一具体实施例中，可以为45小时左右。在所述持续时长内，所述氧化层111的厚度持续变化，所述偏移侧墙114的厚度也在持续变化。

在现有技术中，由于所述偏移侧墙114的厚度持续变化，导致相邻偏移侧墙114之间的距离不一致，此时在相邻偏移侧墙114之间进行轻掺杂离子注入，容易导致轻掺杂离子注入区域尺寸差异，所述尺寸差异可以发生在同一半导体衬底100(例如晶圆)的不同位置上，或者发生在不同半导体衬底(例如晶圆)之间。

参照图4，对所述氧化层111(参照图3)进行灰化处理，以使所述偏移侧墙114具有稳定的厚度。

在具体实施中，对氧化层进行灰化处理可以包括：采用含氮气体对氧化层进行灰化处理，以消耗氧化层并生成氮化物112。由于不同厚度的氧化层被灰化处理后均生成厚度较薄且厚度稳定的氮化物112，可以使不同的偏移侧墙具有稳定的厚度，并且厚度差异较小。

具体地，所述含氮气体可以包括n2h2和n2。

对所述氧化层进行灰化处理的灰化温度为265摄氏度至285摄氏度。优选地，可以采用270摄氏度、275摄氏度或280摄氏度。

在本发明实施例中，可以采用n2h2和n2在预设温度下进行灰化处理，通过消耗所述氧化层111(参照图3)并且生成氮化物112使所述偏移侧墙114具有稳定的厚度，还可以复用已有的用于去除光刻胶的灰化处理工艺，从而降低对于新制程的工艺研发压力。

进一步地，所述灰化处理是在所述氧化层111(参照图3)的自然氧化饱和时间之前完成。具体而言，在氧化层的自然氧化饱和时间之前，偏移侧墙的厚度在持续增加，此时进行灰化有助于使偏移侧墙具有稳定的厚度，并且提高不同的偏移侧墙的厚度一致性。

在本发明实施例中，可以对位于偏移侧墙的原始侧墙侧壁的氧化层进行灰化处理，相比于现有技术中，所述氧化层由于自然氧化生成，厚度在自然氧化饱和之前持续变化，导致不同生长时长的氧化层具有不同的厚度，致使不同的偏移侧墙厚度不一致，采用本发明实施例的方案，由于不同厚度的氧化层被灰化处理后均生成厚度较薄且厚度稳定的氮化物，可以使不同的偏移侧墙具有稳定的厚度，有助于减少单一晶圆内部或者不同晶圆之间偏移侧墙的厚度差异，从而减轻对后续工艺产生的影响。

图5至图6是本发明实施例中另一种半导体器件的形成方法的部分步骤对应的剖面结构的示意图。

参照图5，在半导体衬底200上形成栅极230，在栅极230的侧壁上形成偏移侧墙的原始侧墙210。偏移侧墙214包括原始侧墙210以及位于所述原始侧墙210的侧壁的氮化物212。所述氮化物是通过对所述原始侧墙210的侧壁的氧化层进行灰化处理得到的，所述氧化层是由于自然氧化生成。

在对所述氧化层进行灰化处理之后，所述半导体器件的形成方法还包括在相邻的偏移侧墙214之间，对所述半导体衬底200进行轻掺杂离子注入222。

具体地，对半导体衬底200进行轻掺杂离子注入222可以包括：形成覆盖所述栅极230和所述偏移侧墙214的光刻胶层220作为所述轻掺杂离子注入222的掩膜；以所述光刻胶层220为掩膜对所述半导体衬底200进行所述轻掺杂离子注入222。

参照图6，在栅极230侧边的半导体衬底200内形成轻掺杂离子注入区域224。

具体地，可以采用离子注入工艺，形成轻掺杂离子注入区域224。

在本发明实施例中，可以在进行轻掺杂离子注入之前，对氧化层进行灰化处理，由于氧化层停止生长，有助于使得在所述半导体衬底200上形成的各种半导体器件都获得更好的器件性能。

参照图7，图7是现有技术中一种显影后检查尺寸的测量示意图。

具体地，在形成覆盖栅极和偏移侧墙的光刻胶层220后，需要通过显影后检查(afterdevelopmentinspection，adi)技术检测光刻胶层220的尺寸，以确定以光刻胶层220为掩膜形成的轻掺杂离子注入的区域尺寸是否符合要求。

如图7所示，由于各个栅极侧壁上的偏移侧墙厚度不同，则形成图形化的光刻胶层220时，容易发生边界不齐，导致曝光显影后发生光刻胶浮渣效应以及adi测量不准确的问题。

其中，由于将基于偏小的掩膜宽度测量得到的显影后检查尺寸701，与基于偏大的掩膜宽度测量得到的显影后检查尺寸711相比，差异较大，导致adi测量程式(recipe)的创建难度增加。

图8是本发明实施例中一种显影后检查尺寸的测量示意图。如图8所示，各个栅极侧壁上的偏移侧墙厚度一致，光刻胶浮渣效应降低，有助于提高显影后检查尺寸801的测量准确性。

有关对图5至图8示出的再一种半导体器件的形成方法的其他内容，请参照对图1至图4示出的半导体器件的形成方法的描述，此处不再赘述。

图9至图10是本发明实施例中再一种半导体器件的形成方法的部分步骤对应的剖面结构的示意图。

参照图9，在半导体衬底300上形成栅极330，在栅极330的侧壁上形成偏移侧墙的原始侧墙310。偏移侧墙314包括原始侧墙310以及位于所述原始侧墙310的侧壁的氮化物312。所述氮化物是通过对所述原始侧墙310的侧壁的氧化层进行灰化处理得到的，所述氧化层是由于自然氧化生成。

所述半导体衬底300可以包括第一区域a和第二区域b，对所述氧化层进行灰化处理之后，对所述半导体衬底300进行轻掺杂离子注入的步骤可以包括：对所述第一区域a进行轻掺杂离子注入；其中，所述第一区域a用于形成静态随机存取存储器件(staticrandomaccessmemory，sram)，所述第二区域b用于形成输入/输出器件(input/output，i/o)。

具体地，不同器件对于尺寸一致性的要求不同，以sram器件和i/o器件为例，需要在sram器件区域内具有更高的轻掺杂离子注入区域尺寸一致性，并且还需要在不同晶圆之间的sram器件区域也具有轻掺杂离子注入区域尺寸一致性。

进一步地，在对氧化层进行灰化处理之后，形成覆盖栅极330、偏移侧墙314以及所述半导体衬底300中的第二区域b的光刻胶层320作为所述轻掺杂离子注入322的掩膜；以所述光刻胶层320为掩膜对所述半导体衬底300中的第一区域a进行所述轻掺杂离子注入322。

进一步地，还可以包括对第二区域b以及半导体衬底300上的其它区域进行轻掺杂离子注入的步骤(图未示)。

具体地，形成覆盖栅极330、偏移侧墙以及所述半导体衬底300中的第一区域a的光刻胶层(图未示)作为轻掺杂离子注入的掩膜；以光刻胶层为掩膜对所述半导体衬底300中的第二区域b进行轻掺杂离子注入。其中，在所述第一区域a和所述第二区域b可以采用不同的材料进行轻掺杂离子注入。

参照图10，在半导体衬底300中的第一区域a形成轻掺杂离子注入区域324，在半导体衬底300中的第二区域b形成轻掺杂离子注入区域325。

具体地，在第一区域a进行轻掺杂离子注入的步骤可以在灰化处理之后进行，也即在进行sram器件轻掺杂离子注入之前进行灰化处理，以满足在sram器件具有更高的轻掺杂离子注入区域尺寸一致性的需求。

其中，本领域技术人员可以理解的是，所述进行sram器件轻掺杂离子注入包括形成光刻胶层作为所述轻掺杂离子注入的掩膜的步骤。

需要指出的是，如果在第二区域b进行轻掺杂离子注入的步骤比在第一区域a进行轻掺杂离子注入的步骤早，则不限于在进行i/o器件轻掺杂离子注入之前进行灰化处理。也即在本发明实施例中，对于在第二区域b进行轻掺杂离子注入的步骤与灰化处理的先后顺序不作限制。

在本发明实施例中，可以在进行sram器件轻掺杂离子注入之前，对位于原始侧墙310的侧壁的氧化层进行灰化处理，有助于获得更好的sram器件的器件性能。

有关对图9至图10示出的再一种半导体器件的形成方法的其他内容，请参照对图1至图8示出的半导体器件的形成方法的描述，此处不再赘述。

本发明实施例还提供了一种半导体器件，可以包括：半导体衬底；栅极，位于所述半导体衬底上；偏移侧墙，所述偏移侧墙包括原始侧墙以及位于所述原始侧墙的侧壁的覆盖层，所述覆盖层是通过对所述原始侧墙的侧壁的氧化层进行灰化处理得到的，所述氧化层是由于自然氧化生成。

进一步地，所述覆盖层的材料可以包括氮化物。

参照图6，所述半导体器件可以包括半导体衬底200、栅极230以及偏移侧墙214。

其中，所述栅极230可以位于所述半导体衬底200上，所述偏移侧墙214可以包括原始侧墙210以及位于所述原始侧墙210的侧壁的覆盖层212，所述覆盖层212是通过对所述原始侧墙210的侧壁的氧化层进行灰化处理得到的，所述氧化层是由于自然氧化生成。

之后，在所述半导体衬底200上，可以基于所述偏移侧墙214继续完成形成半导体器件的工艺步骤。具体的工艺步骤可以是本领域技术人员公知的任何适当工艺步骤，这里不再赘述。

有关对所述半导体器件的其他描述，请参照上述半导体器件的形成方法的描述，此处不再赘述。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。