本发明属于半导体制备工艺技术领域，特别是涉及一种半导体结构及其制备方法。
背景技术：
随着集成电路高集成度和高性能需求的逐渐增加，半导体技术向着更小的特征尺寸的技术节点发展。目前，在半导体的制造技术中，经常需要进行沟槽以及通孔的填充，来完成半导体结构以及整个器件结构的制备。
然而，随着器件小型化的不断深入，半导体结构的尺寸越来越小，致使填充沟槽及通孔的难度越来越大，特别是当深宽比较大时，如在低压化学沉积工艺在其进行沉积的过程中，掺杂多晶硅薄膜容易在沟槽或隙缝的顶部发生反应，进而产生封口的现象。随着集成电路尺寸的微缩，生产工艺变得较为复杂，而较高的深宽比结构使得在进行薄膜沉积时，更容易形成封口的现象，这主要是因为沟槽顶部最先接触到反应气体，加之整个沟槽底部及侧壁的晶圆表面捕捉反应气体的速率等因素的影响，使得顶部的沉积速率较快于沟槽侧壁及底部。因此，由于封口现象的存在，使得沟槽结构内填充形成的导电栓内部就存在孔隙，即使得导电栓的截面积减少，会降低整体的导电率，如图18及图19所示，图18显示为现有技术中沟槽结构中具有孔隙存在的半导体结构示意图，其中，121代表形成的孔隙的示意图，图19显示为图18a-a’截面的结构示意图，另外，封口现象导致的孔隙的存在，使得在后续的蚀刻工艺中，一旦形成的洞口被打开，便会沿着孔隙往下侵蚀，从而破坏器件结构，如图20所示，显示为对现有技术中具有孔隙的沟槽结构进行刻蚀的示意图。
因此，如何提供一种半导体结构及其制备方法以解决上述缺陷，从而减少半导体结构内的孔隙的产生实属必要。
技术实现要素：
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体结构及其制备方法，用于解决现有技术中半导体结构形成时因封口效应产生孔隙的问题。
为实现上述目的及其他相关目的，本发明提供一种半导体结构制备方法，包括如下步骤：
1)提供一半导体基材，所述半导体基材内具有若干沟槽结构；
2)采用第一沉积反应气体在第一温度下于所述沟槽结构的底部及侧壁形成晶核层，用于为后续沉积填充层提供沉积条件，其中，采用间歇式循环沉积的模式形成供长晶厚度的所述晶核层；及
3)采用第二沉积反应气体在第二温度下于所述晶核层表面形成所述填充层，所述填充层为多晶结构，其中，利用所述晶核层使得所述填充层沿所述沟槽结构的底部、侧壁及顶部的沉积长晶速率概呈相同，其中，所述晶核层和所述填充层填充所述沟槽结构。
作为本发明的一种优选方案，步骤2)中，所述晶核层的形成步骤包括：于反应腔室中交替进行通入所述第一沉积反应气体以及抽真空的操作，以于所述沟槽结构的底部及侧壁沉积形成所述晶核层，且所述间歇式循环沉积的单次循环包括一次所述第一沉积反应气体的通入和一次抽真空。
作为本发明的一种优选方案，所述单次循环中所述第一沉积反应气体的通入时间为1～20分钟，通入流量为0.2～2升/分钟，所述单次循环中所述抽真空时间为1～20分钟。
作为本发明的一种优选方案，所述第一沉积反应气体与所述第二沉积反应气体为相同的气体。
作为本发明的一种优选方案，步骤2)中，在所述第一沉积反应气体的间歇时段，采用第三沉积反应气体进行沉积，以加速所述晶核层的形成，且相同条件下所述第三沉积反应气体的沉积速率小于所述第一沉积反应气体的沉积速率。
作为本发明的一种优选方案，所述单次循环中所述第一沉积反应气体的通入时间为1～20分钟，通入的流量为0.2～2升/分钟；所述单次循环中所述第三沉积反应气体的通入时间为1～20分钟，通入的流量为0.2～2升/分钟。
作为本发明的一种优选方案，所述第一温度小于所述第二温度，其中，所述第一温度为350～400摄氏度，所述第二温度为450～600摄氏度；沉积所述晶核层时的压力为80～120帕，沉积所述填充层时的压力为80～120帕，步骤2)中形成的所述晶核层的所述供长晶厚度为0.2～5纳米。
作为本发明的一种优选方案，步骤2)中形成所述晶核层的过程与步骤3)中形成所述填充层的过程在同一反应室内完成。
作为本发明的一种优选方案，步骤2)中，形成所述晶核层时还通入第一掺杂气体，所述第一掺杂气体与所述第一沉积反应气体共同形成所述晶核层，所述第一掺杂气体的掺杂物用于增加所述晶核层的导电性。
作为本发明的一种优选方案，所述第一掺杂气体与所述第一沉积反应气体同时通入，所述第一掺杂气体的流量为0.05～1升/分钟，所述第一掺杂气体的组成包含由磷化氢、三氯化硼、砷化氢以及锗烷所构成的群组中的一种。
作为本发明的一种优选方案，步骤3)中，形成所述填充层时还通入第二掺杂气体，所述第二掺杂气体与所述第二沉积反应气体共同形成所述填充层，所述第二掺杂气体的掺杂物用于增加所述填充层的导电性。
作为本发明的一种优选方案，所述填充层的形成步骤包括：于反应腔室中交替通入所述第二沉积反应气体及所述第二掺杂气体，采用循环沉积的方式于所述晶核层表面交替沉积形成所述填充层，且所述循环沉积的单次循环包括一次所述第二沉积反应气体的通入和一次所述第二掺杂气体的通入。
作为本发明的一种优选方案，控制所述单次循环中所述第二沉积反应气体的通入时间为1～20分钟，气体流量为0.2～2升/分钟；控制所述单次循积中所述第二掺杂气体的通入时间为1～10分钟，气体流量为0.05～1升/分钟，所述第二掺杂气体包含由磷化氢、三氯化硼以及砷化氢所构成的群组中的一种。
作为本发明的一种优选方案，步骤2)中，所形成的所述晶核层包含硅晶核层，步骤3)中，所形成的所述填充层包含多晶硅层。
作为本发明的一种优选方案，所述第一沉积反应气体的组成包含由硅烷、二氯甲硅烷以及乙硅烷所构成的群组中的一种；所述第二沉积反应气体的组成包含由硅烷、二氯甲硅烷以及乙硅烷所构成的群组中的一种。
作为本发明的一种优选方案，所述第一沉积反应气体的组成为由硅烷和二氯甲硅烷的组合以及由乙硅烷和二氯甲硅烷的组合所构成的群组中的一种。
本发明还提供一种半导体结构，所述半导体结构包括：
半导体基材，且所述半导体基材内具有若干沟槽结构；
晶核层，位于所述沟槽结构的底部及侧壁，且具有供长晶厚度；以及
填充层，位于所述晶核层表面且充满所述沟槽结构，所述填充层为多晶结构，所述填充层基于所述晶核层以非等向沉积长晶由所述沟槽结构的底部、侧壁生长而成，其中，所述晶核层和所述填充层填充所述沟槽结构。
作为本发明的一种优选方案，所述晶核层的所述供长晶厚度为0.2～5纳米，所述晶核层的组成包含硅晶核，所述填充层的组成包含多晶硅。
作为本发明的一种优选方案，所述晶核层包括掺杂硅晶核层，所述填充层包括掺杂多晶硅层，其中，所述晶核层的掺杂材料包含选自于磷化氢、三氯化硼以及砷化氢所构成的群组中的其中一种。
作为本发明的一种优选方案，所述填充层的掺杂材料包含选自于磷化氢、三氯化硼以及砷化氢所构成的群组中的其中一种。
作为本发明的一种优选方案，所述沟槽结构的横截面积内，所述填充层内部的孔隙面积的占比小于3％。
作为本发明的一种优选方案，所述半导体基材的底部设有晶体管结构，所述晶体管结构具有栅结构，所述半导体结构还包括：
电容器结构，位于所述晶体管结构上方，并与所述晶体管结构具有间距；
其中，所述填充层及所述晶核层共同组成多个接触焊盘，以电连接所述晶体管结构的所述栅结构与所述电容器结构。
如上所述，本发明半导体结构及其制备方法，具有以下有益效果：
1)本发明提供的半导体结构的制备方法，可以在进行沟槽填充时使得填充层的各向沉积速率相同，进而可以降低封口现象的产生，从而减少因封口效应产生的孔隙；
2)本发明提供的半导体结构的制备方法，采用循环沉积等工艺可以形成致密均匀的沟槽结构的内部填充层，提高效率以及器件的导电性能；
3)本发明提供的半导体结构及半导体存储器结构具有稳定的电连接结构层，从而提高器件整体结构稳定性及导电性。
附图说明
图1显示为本发明提供的半导体结构制备方法的流程图。
图2显示为本发明的半导体结构制备中提供半导体基材的结构示意图。
图3显示为本发明的半导体结构制备中通入第一沉积反应气体的示意图。
图4显示为本发明的半导体结构制备中抽真空后的结构示意图。
图5显示为本发明的半导体结构制备中抽真空后再次通入第一沉积反应气体的示意图。
图6显示为本发明提供的一种形成晶核层的工艺流程图。
图7显示为本发明的半导体结构制备中通入第一沉积反应气体后再通入第三沉积反应气体的示意图。
图8显示为本发明的半导体结构制备中通入第三沉积反应气体后再通入第一沉积反应气体的示意图。
图9显示为本发明提供的另外一种形成晶核层的工艺流程图。
图10显示为本发明的半导体结构制备中形成好的晶核层的结构示意图。
图11显示为本发明的半导体结构制备在形成晶核层时进行第一掺杂气体掺杂的示意图。
图12显示为本发明半导体结构制备形成掺杂晶核层的一种工艺流程图。
图13显示为本发明半导体结构制备形成掺杂晶核层的另外一种工艺流程图。
图14显示为本发明半导体结构制备形成填充层的示意图。
图15显示为本发明半导体结构制备形成好的填充层的结构示意图。
图16显示为本发明半导体结构制备形成掺杂填充层的示意图。
图17显示为本发明半导体结构制备形成掺杂填充层的工艺流程图。
图18显示为现有技术中沟槽结构中具有孔隙存在的半导体结构示意图。
图19显示为图18a-a’截面的结构示意图。
图20显示为对现有技术中具有孔隙的沟槽结构进行刻蚀的示意图。
图21显示为基于本发明提供的半导体结构的一种器件结构的示意图。
元件标号说明
11半导体基材
111沟槽结构
12沟槽结构填充物
121孔隙
21半导体基材
211沟槽结构
22晶核层
221第一晶核层
222第二晶核层
23第一掺杂气体沉积层
24填充层
241第一填充层
25第二掺杂气体沉积层
31晶体管结构
311栅结构
32电容器结构
33半导体结构
s1～s3步骤1)～步骤3)
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图21。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一：
本发明提供一种半导体结构的制备方法，包括如下步骤：
如图1中的s1及图2所示，进行步骤1)，提供一半导体基材21，所述半导体基材21内具有若干沟槽结构211；
具体的，所述半导体基材21为本领域普通技术所熟悉的任意可以形成沟槽结构且该沟槽结构需要被填充的半导体结构，如半导体器件的层间介质层，可以形成沟槽结构，其填充后形成导电栓，以作为上下器件层的互连结构，其材料可以为但不限于二氧化硅。另外，所述沟槽结构的截面形状可以为长方形、梯形等任意可以实现填充的形状。
如图1中的s2及图3～13所示，进行步骤2)，采用第一沉积反应气体在第一温度下于所述沟槽结构211的底部及侧壁形成预设厚度的晶核层22；用于为后续沉积填充层提供沉积条件，其中，采用间歇式循环沉积的模式形成供长晶厚度的所述晶核层22；以及
如图1中的s3及图3～17所示，进行步骤3)，采用第二沉积反应气体在第二温度下于所述晶核层22表面形成充满所述沟槽结构211的所述填充层24，其中，所述晶核层22使得所述填充层24沿所述沟槽结构211的底部、侧壁及顶部的沉积速率概呈相同，其中，所述晶核层22和所述填充层24填充所述沟槽结构。
具体的，本发明采用两段式的工艺填充所述沟槽结构211，可以改善所述沟槽结构211的内侧表面(底部及侧壁)的等向沉积速率，即使内侧表面的各处的沉积速率相同，其中，概呈相同包括实质相同或沉积速率相差5％的范围内的近似相同，从而降低了沟槽的封口效应，减少了孔隙的产生，其中，本发明中先形成一层晶核层，由于所述晶核层的存在改变了原有的晶圆中直接形成的沟槽的界面(即原有晶圆作为沟槽结构的内表面)，实际上原有的晶圆界面对沉积粒子的捕捉较难，因此在沟槽顶部先有沉积的情况下很容易造成封口现象，特别的，本发明晶核层与后续要沉积的填充层相对于原有晶圆界面具有相近的物理性质，后续的填充层会沿着所述晶核层生长，此时，所述沟槽结构211的顶部、侧壁以及底部的沉积速率一致，可以降低封口现象，进而减少因封口所产生的孔隙。
另外，该步骤中的间歇式循环沉积是指循环通入所述第一沉积反应气体，如先进行第一次通入一定流量的所述第一沉积反应气体，继而停止通入气体一段时间，然后再进行第二次通入所述第一沉积反应气体，再停止一段时间，依此类推，循环多次，相对于连续通入所述第一沉积反应气体，本发明的形成方法使得晶核层有足够的反应时间，从而可以得到均匀的所述晶核层，并进一步可以得到高质量的沟槽结构填充物，其中，所述循环沉积的循环次数大于等于1，具体循环次数依实际情况需要而定。
需要说明的，由于现有技术中封口现象的存在，其得到的结构如图18及19所示，其中，图19显示为图18结构的a-a’截面的示意图，当所述填充的沟槽结构作为导电栓时，由于孔隙的存在，则会使截面积减小，进而会影响整体的导电效率，其中，导电能力g的计算公式为g＝k*a/l，k为材料的导电率，a为导体截面积，l为导体长度；另外，如图20所示，由于孔隙的存在，使得在后续的刻蚀过程中，一旦洞口被打开，则刻蚀便会沿着孔隙继续向下侵蚀，如图20中的虚线框中的部分，降低器件整体性能，甚至导致器件失效。
作为示例，步骤2)中，所述晶核层22的形成步骤包括：于反应腔室中交替进行通入所述第一沉积反应气体以及抽真空的操作，以于所述沟槽结构211的底部及侧壁沉积形成所述晶核层22，且所述间歇式循环沉积的单次循环包括一次所述第一沉积反应气体的通入和一次抽真空，如图3～6所示。
作为示例，所述单次循环中所述第一沉积反应气体通入的时间为1～20分钟，通入的流量为0.2～2升/分钟，所述单次循环中所述抽真空时间为1～20分钟。
作为示例，所述第一沉积反应气体与所述第二沉积反应气体相同。
具体的，本实施例提供所述晶核层22的一种形成方式，即交替进行所述第一沉积反应气体通入和抽真空的操作，其各步骤顺序示意图如图6所示，其中，抽真空操作可以去除上次通入的第一沉积反应气体中未沉积的部分，如图3和图4所示，经过图4的抽真空操作，去除了图3中未沉积的气体，从而可以提高晶核层形成过程中的均匀性以及致密性，进而，经过多次通气体和抽真空的循环，最终得到理想的晶核层。
另外，在该方法中，优选为所述第一沉积反应气体与后续形成填充层的所述第二沉积反应气体的种类相同，选择相同的气体更有利保证二者性质的一致性，从而所述填充层可以更有效的沿着所述晶核层生长，得到无孔隙的填充层。
作为示例，步骤2)中，在所述第一沉积反应气体的间歇时段，采用第三沉积反应气体进行沉积，以加速所述晶核层22的形成，且相同条件下所述第三沉积反应气体的沉积速率小于所述第一沉积反应气体的沉积速率，如图3及图7～10所示。
具体的，本实施例还提供了另外一种所述晶核层的形成方法，在该方法中，选择为采用可以形成晶核层的两种气体，即所述第一沉积反应气体和所述第三沉积反应气体，如图3和图7所示，图3显示为先通入第一沉积反应气体，再进行图7的步骤，通入另外一种气体，即所述第三沉积反应气体，其中，所述第三沉积反应气体的通入，一方面可以赶走部分残留的所述第一沉积反应气体，另一方面，由于是不同的反应气体，在沉积时容易填补另外一种气体分子的空隙，从而可以得到更致密的所述晶核层，进一步，选择两种不同沉积速率的第一沉积反应气体和第三沉积反应气体，也可以避免其中一种气体沉积过快，从而保证晶核层的均匀性。
另外，优选地，后续形成填充层的所述第二沉积反应气体与所述第一沉积反应气体或者所述第三沉积反应气体相同，本实施例中选择为与所述第一沉积反应气体相同，可以更有利保证二者性质的一致性，从而所述填充层可以更有效的沿着所述晶核层生长，得到无孔隙的填充层。
作为示例，所述单次循环中所述第一气体的通入时间为1～20分钟，通入的流量为0.2～2升/分钟；所述单次循环中所述第三沉积反应气体的通入时间为1～20分钟，通入的流量为0.2～2升/分钟。
具体的，在本实施例公开的上述两种晶核层的循环沉积方式中，控制单次气体通入的时间为1～20分钟，优选为5～10分钟；单次气体通入的流量为0.2～2升/分钟(slm)，优选为0.5～1.5升/分钟。如第一种单一气体沉积和抽真空的循环沉积方式中，控制单次气体沉积的时间为6分钟，流量为0.8升/分钟；第二种两种气体交替沉积的方式中，控制第一沉积反应气体和第三沉积反应气体的沉积的时间均为15分钟，流量为1升/分钟。
作为示例，所述第一温度小于所述第二温度，其中，所述第一温度为350～400摄氏度，所述第二温度为450～600摄氏度；沉积所述晶核层时的压力为80～120帕，沉积所述填充层时的压力为80～120帕。
作为示例，步骤2)中，形成的所述晶核层的所述预设厚度为0.2～5纳米。
具体的，控制所述晶核层以及填充层的形成条件，首先，是所述晶核层在低温条件下形成，低温可以保证所述晶核层的沉积速率较低，从而可以保证晶核层的均匀性以及晶核层生长过程中的可控性，之后再升温至较高的温度形成填充层，以有利于填充层的形成，进一步可以促进所述填充层的掺杂，且所述晶核层以及所述填充层均在同一反应腔室中形成。所述第一温度优选为360～380℃，本实施例选择为370℃，所述第二温度优选为480～550℃，本实施例中选择为500℃。另外，沉积所述晶核层以及所述填充层时的压力均优选为90～110帕，本实施例中选择为100帕。在本实施例的条件下可以得到0.2～5nm厚的所述晶核层，优选为0.8～4.5nm，在该厚度下可以有效的为后续填充层提供沉积条件，并且可以得到较高的整体器件的制备效率，本实施例中为2nm。
作为示例，步骤2)中形成所述晶核层的过程与步骤3)中形成所述填充层的过程在同一反应室内完成。可以有利于保证所述晶核层与所述填充层之间的均一性，有助于减小所述填充内部的孔隙的占比。
作为示例，步骤2)中，形成所述晶核层时还通入第一掺杂气体，所述第一掺杂气体与所述第一沉积反应气体共同形成所述晶核层，所述第一掺杂气体用于增加所述晶核层的导电性，如图11～13所示。
作为示例，所述第一掺杂气体与所述第一沉积反应气体同时通入，所述第一掺杂气体的流量为0.05～1升/分钟，所述第一掺杂气体的组成包含由磷化氢(ph3)、三氯化硼(bcl3)、砷化氢(ash3)以及锗烷(geh4)所构成的群组中的一种。
具体的，本实施例中，还优选为在形成所述晶核层时进行气体掺杂，从而可以提高晶核层的导电性。优选地，所述第一掺杂气体与所述第一沉积反应气体同时通入，从而简化工艺，在本实施例的晶核层的形成条件下，可以得到均匀掺杂的所述晶核层。所述第一掺杂气体的流量优选为0.1～0.5升/分钟，本实施例中选择为0.2升/分钟。
作为示例，步骤3)中，形成所述填充层时还通入第二掺杂气体，所述第二掺杂气体与所述第二沉积反应气体共同形成所述填充层，所述第二掺杂气体用于增加所述填充层的导电性，如图16及17所示。
作为示例，所述填充层的形成步骤包括：于反应腔室中交替通入所述第二沉积反应气体及所述第二掺杂气体，采用循环沉积的方式于所述晶核层22表面交替沉积形成所述填充层24，且所述循环沉积的单次循环包括一次所述第二沉积反应气体的通入和一次所述第二掺杂气体的通入。
作为示例，控制所述单次循环中所述第二沉积反应气体的通入时间为1～20分钟，气体流量为0.2～2升/分钟；控制所述单次循积中所述第二掺杂气体的通入时间为1～10分钟，气体流量为0.05～1升/分钟，所述第二掺杂气体包含由磷化氢、三氯化硼以及砷化氢所构成的群组中的一种。
具体的，在本实施例中，还包括在形成所述填充层的过程中进行第二掺杂气体进行掺杂的工艺，在所述填充层形成的过程中，选择所述第二沉积反应气体和所述第二掺杂气体进行交替循环沉积的工艺，从而可以得到导电性良好的填充层，另外，优选地，所述第二沉积反应气体的通入与所述第二掺杂气体的通入存在交叉，进一步提高填充层的质量。
具体的，所述第二沉积反应气体的通入时间优选为5～15分钟，本实施例中选择为10分钟，第二沉积反应气体的通入量优选为0.5～1.5升/分钟，本实施例中选择为1升/分钟，所述第二掺杂气体的通入时间优选为2～8分钟，本实施例中选择为5分钟，第二掺杂气体的流量优选为0.1～0.8升/分钟，本实施例中选择为0.5升/分钟。
作为示例，步骤2)中，步骤2)中，所形成的所述晶核层包含硅晶核层，步骤3)中，所形成的所述填充层包含多晶硅层。
作为示例，所述第一沉积反应气体的组成包含由硅烷、二氯甲硅烷以及乙硅烷所构成的群组中的一种；所述第二沉积反应气体的组成包含由硅烷、二氯甲硅烷以及乙硅烷所构成的群组中的一种。
作为示例，所述第一沉积反应气体的组成为由硅烷和二氯甲硅烷的组合以及由乙硅烷和二氯甲硅烷的组合所构成的群组中的一种。
具体的，在本实施例中，形成的所述晶核层为硅晶核层，形成的所述填充层为多晶硅层，特别的，当形成所述晶核层选择两种气体时，进一步考虑调控二者的沉积速率，如沉积速率乙硅烷>硅烷>二氯甲硅烷，则选择气体时优选为硅烷和二氯甲硅烷匹配，或者乙硅烷和二氯甲硅烷进行气体匹配。
如图11所示，本发明还提供一种半导体结构，其中，所述半导体结构为采用本实施例提供的半导体结构的制备方法所得到的半导体结构，所述半导体结构包括：
半导体基材21，且所述半导体基材内具有若干沟槽结构211；
晶核层22，位于所述沟槽结构211的底部及侧壁，且具有供长晶厚度；以及
填充层24，位于所述晶核层22表面且充满所述沟槽结构211，所述填充层24为多晶结构，所述填充层24基于所述晶核层22以非等向沉积长晶由所述沟槽结构的底部、侧壁生长而成，其中，所述晶核层22和所述填充层24填充所述沟槽结构。
作为示例，所述晶核层的所述供长晶厚度为0.2～5纳米，所述晶核层22的组成包含硅晶核，所述填充层24的组成包含多晶硅。
作为示例，所述晶核层22包括掺杂硅晶核层，所述填充层24包括掺杂多晶硅层，其中，所述晶核层22的掺杂材料包含选自于磷化氢、三氯化硼以及砷化氢所构成的群组中的其中一种。
作为示例，所述填充层24的掺杂材料包含选自于磷化氢、三氯化硼以及砷化氢所构成的群组中的其中一种。
具体的，本发明提供一种沟槽结构被填充的半导体结构，本发明的半导体结构中，其沟槽结构内的填充物致密，无孔隙，当其用作导电栓时，导电能力强，整个器件结构的稳定性强。其中，在本实施例的条件下可以得到0.2～5nm的所述晶核层，优选为0.8～4.5nm，在该厚度下可以有效的为后续填充层提供沉积条件，并且可以得到较高的整体器件的制备效率，本实施例中为2nm。
作为示例，所述沟槽结构的横截面积内，所述填充层内部的孔隙面积的占比小于3％。
具体的，本申请所形成的结构中，其所述沟槽结构被所述填充层以及所述晶核层填充满，其沟槽结构的横截面也即所述填充层以及所述晶核层所构成的横截面，具体示意可对应参考图18和19中的截面所述，本申请中形成的填充层其内部孔隙占整个截面积的不到3％，甚至为小于1％，相对于现有技术具有显著的有益效果。
作为示例，所述半导体基材21的底部设有晶体管结构31，所述晶体管结构31具有栅结构311，所述半导体结构还包括：
电容器结构32，位于所述晶体管结构31上方，并与所述晶体管结构31具有间距；
其中，所述填充层24及所述晶核层22共同组成多个接触焊盘，以电连接所述晶体管结构31的所述栅结构311与所述电容器结构32。
具体的，将本发明实施例一提供的半导体结构及其制备方法用于本实施例的存储器结构中，可以得到导电性能良好的整体器件结构。
综上所述，本发明提供一种半导体结构及其制备方法，其中所述半导体结构的制备包括：提供一半导体基材，且所述半导体基材内具有一沟槽结构；采用第一沉积反应气体在第一温度下于所述沟槽结构的底部及侧壁形成晶核层，用于为后续沉积填充层提供沉积条件，其中，采用间歇式循环沉积的模式形成供长晶厚度的所述晶核层；及采用第二沉积反应气体在第二温度下于所述晶核层表面形成所述填充层，所述填充层为多晶结构，利用所述晶核层使得所述填充层沿所述沟槽结构的底部、侧壁及顶部的沉积长晶速率概呈相同，其中，所述晶核层和所述填充层填充所述沟槽结构。通过上述技术方案，本发明提供的半导体结构的制备方法，可以在进行沟槽填充时使得填充层的各向沉积速率相同，进而可以降低封口现象的产生，从而减少因封口效应产生的孔隙；本发明提供的半导体结构的制备方法，采用循环沉积等工艺可以形成致密均匀的沟槽结构的内部填充层，提高效率以及器件的导电性能；本发明提供的半导体结构及半导体存储器结构具有稳定的电连接结构层，从而提高器件整体结构稳定性及导电性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。