半导体装置的制造方法与流程

本发明实施例有关于半导体制造技术，且特别关于鳍式场效晶体管结构及其制造方法。

背景技术

金属氧化物半导体(metal-oxide-semiconductor，mos)装置是集成电路的基本建构元件。目前的金属氧化物半导体(mos)装置通常具有由掺杂p型或n型杂质的多晶硅(polysilicon)形成的栅极电极，其使用例如离子注入或热扩散的掺杂技术。栅极电极的功函数(workfunction)可调整至硅的能带边缘。对于n型金属氧化物半导体(nmos)装置而言，功函数可调整至靠近硅的传导带。对于p型金属氧化物半导体(pmos)装置而言，功函数可调整至靠近硅的价带。可通过选择适当的杂质达到调整多晶硅栅极电极的功函数。

采用多晶硅栅极电极的金属氧化物半导体(mos)装置出现载子空乏效应，亦称作多晶硅空乏效应(polydepletioneffect)。当所施加的电场从靠近栅极介电层的栅极区带走载子时会发生多晶硅空乏效应，进而形成空乏层。在n型掺杂的多晶硅层中，空乏层包含离子化的不移动的施体位置(donorsites)，而在p型掺杂的多晶硅层中，空乏层包含离子化的不移动的受体位置(acceptorsites)。空乏效应导致有效栅极介电层厚度的增加，使得在半导体的表面产生反转层(inversionlayer)变得更加困难。

多晶硅空乏的问题可通过形成金属栅极电极获得解决，其中用于n型金属氧化物半导体(nmos)装置和p型金属氧化物半导体(pmos)装置的金属的栅极亦可具有能带边缘的功函数。因此，所得到的金属栅极包含复数膜层，以满足n型金属氧化物半导体(nmos)装置和p型金属氧化物半导体(pmos)装置的需求。

技术实现要素：

本发明的一些实施例提供半导体装置的制造方法，此方法包含在第一鳍片和第二鳍片上形成第一介电层，在第一介电层中形成凹陷，第一鳍片和第二鳍片突出于凹陷的底部之上，在第一鳍片和第二鳍片上形成第一功函数层，在第一功函数层上形成第一图案化掩模，与第二鳍片相比，第一图案化掩模终止于更靠近第一鳍片，使得在第二鳍片上的第一功函数层暴露出来，由第二鳍片上方以及第一鳍片与第二鳍片之间的区域移除第一功函数层，与第二鳍片相比，第一功函数层终止于更靠近第一鳍片的位置，移除第一图案化掩模。此方法更包含在第一功函数层和第二鳍片上形成第二功函数层，在第二功函数层上形成第二图案化掩模，与第一鳍片相比，第二图案化掩模终止于更靠近第二鳍片，使得在第二鳍片上的第二功函数层暴露出来，由第二鳍片上方以及第一鳍片与第二鳍片之间的区域移除第二功函数层，与第一鳍片相比，第二功函数层终止于更靠近第二鳍片的位置，移除第二图案化掩模。此方法更包含在第二功函数层和第二鳍片上形成第三功函数层，以及在第三功函数层上形成金属层。

本发明的一些实施例提供半导体装置的制造方法，此方法包含在第一鳍片上形成第一功函数层，与第二鳍片相比，第一功函数层终止于更靠近第一鳍片，在第一功函数层上形成第二功函数层，与第一鳍片相比，第二功函数层终止于更靠近第二鳍片，在第二功函数层上形成第三功函数层，第三功函数层延伸于第二鳍片上方，以及在第三功函数层上形成金属层。

本发明的一些实施例提供半导体装置，半导体装置包含第一鳍片和第二鳍片，半导体装置还包含第一功函数金属层延伸于第一鳍片上，与第二鳍片相比，第一功函数金属层终止于更靠近第一鳍片的第一位置，第一位置在第一鳍片与第二鳍片之间。半导体装置更包含第二功函数金属层延伸于第一功函数金属层上，与第一鳍片相比，第二功函数金属层终止于更靠近第二鳍片的第二位置，第二位置在第一鳍片与第二鳍片之间。半导体装置还包含栅极电极位于第一鳍片和第二鳍片上。

附图说明

通过以下的详述配合所附附图，可以更加理解本发明实施例的观点。值得注意的是，根据本产业的标准惯例，各个不同部件(feature)未必按照比例绘制。事实上，为了清楚地讨论，各个不同部件的尺寸可随意被增加或减少。

图1至20b是根据一些实施例说明形成鳍式场效晶体管(finfield-effecttransistor，finfet)的各个中间阶段。

图21是根据一些实施例说明形成鳍式场效晶体管(finfet)的制程流程图。

【符号说明】

102～基底；

102a～主表面；

104～沟槽；

106～半导体条；

108～浅沟槽隔离区；

202、204、206、208、211、212、214、216、218、220、224、226、228～步骤；

210～突出的鳍片；

210a～第一鳍片；

210b～第二鳍片；

310～虚设栅极堆叠；

312～虚设栅极介电层；

314～虚设栅极电极；

316～硬掩模层；

318～栅极间隔物；

410、910～凹陷；

510～源极/源极区；

608～源极/源极硅化物区；

610～层间介电层；

710～源极/源极接触物；

1010～栅极介电层；

1110～第一功函数层；

1220～第一掩模；

1222～第一牺牲层；

1224～第一图案化掩模；

12241～第一边缘；

1510～第二功函数层；

1620～第二掩模；

1622～第二牺牲层；

1624～第二图案化掩模；

16241～第二边缘；

1650～空隙；

1910～第三功函数层；

2020～栅极电极；

c～中央线；

d1、d3、d5～距离；

d2、d4～偏移距离；

l1～长度；

t1、t3、t5～水平厚度；

t2、t4、t6～垂直厚度；

w1～宽度。

具体实施方式

以下叙述提供了许多不同的实施例或范例，用于实施本发明实施例的不同部件。下面描述了组件和配置的具体范例，以简化本发明实施例。当然，这些仅仅是范例，并非意图限制本发明实施例。举例而言，叙述中若提及第一部件形成于第二部件之上，可能包含形成第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不会直接接触的实施例。另外，本发明实施例可能在许多范例中重复参照的标号及/或字母。这些重复的目的是为了简化和清楚，其本身并非用于表示各种实施例及/或所讨论的配置之间的关系。

再者，在以下叙述中可使用空间上相关措辞，例如「在……之下」、「在……下方」、「下方的」、「在……上方」、「上方的」和其他类似的用语，以简化一元件或部件与其他元件或其他部件之间如图所示的关系的陈述。此空间相关措辞除了包含附图所描绘的方位，还包含装置在使用或操作中的不同方位。装置可以朝其他方位定位(旋转90度或在其他方位)，且在此使用的空间相关描述可依此相应地解读。

根据各个不同的示范实施例提供晶体管及其制造方法。根据一些实施例图示说明形成晶体管的各个中间阶段，并讨论一些实施例的一些变化。在各个不同的示意图和说明实施例中，相似的参照标号用于标示相似的元件。在说明的示范实施例中，以形成鳍式场效晶体管(finfets)作为范例解释本发明实施例，本发明实施例的观点亦可适用于平面型晶体管(planartransistors)。

图1至20b是根据本发明的一些实施例说明制造鳍式场效晶体管(finfets)的各个中间阶段。在此所述的制程是有关于形成多个具有不同操作特性的晶体管，这些晶体管共用一个共同栅极。举例而言，在一实施例中，例如在反向器(inverter)中，p型晶体管和n型晶体管可共用一个共同栅极。在这些情况下，可能需要调整栅极电极，使得栅极电极的功函数针对特定操作特性做调整。在本文叙述中，当金属层称为功函数金属时，表示此金属层具有的功函数适用于个别的鳍式场效晶体管(finfet)的类型，并且此金属层在金属栅极中的位置使其有影响或决定个别的鳍式场效晶体管(finfet)的功函数的作用。举例而言，当鳍式场效晶体管(finfet)是n型鳍式场效晶体管(finfet)时，功函数金属最好具有低于中间能隙(mid-gap)功函数(约4.5电子伏特(ev))的低功函数。此个别的功函数金属的功函数可称为n型功函数，此n型功函数低于约4.3ev，且可在约3.9ev至约4.3ev之间的范围。当鳍式场效晶体管(finfet)是p型鳍式场效晶体管(finfet)时，功函数金属最好具有高于中间能隙功函数的高功函数。此个别的功函数金属的功函数可称为p型功函数，此p型功函数高于约4.5ev，且可在约4.7ev至约5.1ev之间的范围。

在后续描述中，提供范例是假设形成第一鳍片210a(参见例如图20b)具有三个功函数层，且形成第二鳍片210b(参见例如图20b)具有一个功函数层。在此范例中，假设第一鳍片210a是p型鳍式场效晶体管(finfet)，且假设第二鳍片210b是n型鳍式场效晶体管(finfet)。三个功函数层将形成于用在p型鳍式场效晶体管(finfet)的第一鳍片210a上，且一个功函数层将形成于用在n型鳍式场效晶体管(finfet)的第二鳍片210b上。三个功函数层可以是例如两层p型功函数金属(例如tin或其他p型功函数金属)以及一层n型功函数金属(例如tial或其他n型功函数金属)，而在n型鳍式场效晶体管(finfet)的第二鳍片210b上将使用一层n型功函数金属。

作为另一范例，第一鳍片210a可以是n型鳍式场效晶体管(finfet)的一部份，且第二鳍片210b可以是p型鳍式场效晶体管(finfet)的一部份。在此范例中，在第一鳍片210a上的三个功函数层可以是例如两层n型功函数金属(例如tial或其他n型功函数金属)以及一层p型功函数金属(例如tin或其他p型功函数金属)，而在p型鳍式场效晶体管(finfet)的第二鳍片210b上将使用一层p型功函数金属。在本发明实施例的范畴中可使用其他材料、制程以及配置。

图1至20b所示的步骤也示意地反映在图21所示的制程流程。

图1显示初始结构的透视示意图。初始结构包含基底102，其具有半导体条(strip)106自基底102延伸。此个别的步骤在图21所示的制程流程中的步骤202说明。基底102由具有第一晶格常数的半导体材料形成。如后续将会详细解释，具有第二晶格常数的另一半导体层将形成于基底102的材料上，第二晶格常数不同于第一晶格常数。在一些实施例中，基底102包含结晶的硅基底(例如晶片)，尽管也可使用其他适当的元素半导体，例如适当的化合物半导体(例如砷化镓、碳化硅、砷化铟、磷化铟或类似材料)、或适当的合金半导体(例如碳化硅锗、磷化镓砷或磷化镓铟)、或类似半导体。此外，基底102可包含外延层(epitaxiallayer，epi-layer)，可将基底102应变(strain)以增强效能，及/或基底102可包含绝缘体上的硅(silicon-on-insulator，soi)结构。

此外，基底102可包含其他部件。举例而言，基底102可包含各个不同的掺杂区，视设计需求而定(例如p型基底或n型基底)。举例而言，掺杂区可掺杂p型掺杂物例如硼或bf2、n型掺杂物例如磷或砷、及/或前述的组合。掺杂区也可配置用于n型鳍式场效晶体管(finfet)及/或p型鳍式场效晶体管(finfet)。

可使用例如光微影技术将基底102图案化。举例而言，在基底102上形成掩模层(未显示)，例如垫(pad)氧化物层以及其上方的垫氮化物层。垫氧化物层可以是薄膜，其包含例如使用热氧化制程形成的氧化硅。垫氧化物层可作为基底102与其上方的垫氮化物层之间的黏着层，且垫氧化物层可作为蚀刻垫氮化物层的蚀刻停止层。在一实施例中，垫氮化物层由氮化硅形成，举例而言，使用低压化学气相沉积(low-pressurechemicalvapordeposition，lpcvd)或等离子体增强化学气相沉积(plasmaenhancedcvd，pecvd)。

可使用光微影技术将掩模层图案化。一般而言，光微影技术利用光阻材料(未显示)，将其沉积、照光(曝光)及显影，以移除部分的光阻材料。剩余的光阻材料在后续的制程步骤例如蚀刻时保护其下方的材料，例如在此范例中的掩模层。在此范例中，将光阻材料图案化以定义垫氧化物层以及垫氮化物层。

图案化掩模接着用来将基底102暴露出的部分图案化以形成沟槽104，借此定义相邻沟槽104之间的半导体条106，如图1所示。如后续将讨论，后续将介电材料填入沟槽104，以形成相邻于半导体条106的隔离区，例如浅沟槽隔离(shallowtrenchisolation，sti)区。在一些实施例中，沟槽104可以是彼此平行且相对于彼此紧密间隔的长条(由上视角度观的)。在一些实施例中，沟槽104可以是连续的且围绕半导体条106。

可形成隔离区例如浅沟槽隔离区108自基底102的顶面延伸至基底102中，其中基底102的顶面是基底或晶片的主表面102a。基底102在相邻的浅沟槽隔离区108之间的部分称作半导体条106。根据一些示范实施例，半导体条106的顶面和浅沟槽隔离区108的顶面彼此可大体上有相同水平高度(在制程变化内)。

浅沟槽隔离区108可包含内衬(liner)氧化物(未显示)。内衬氧化物由热氧化物形成，此热氧化物可透过基底102的表面层的热氧化而形成。内衬氧化物亦可以是沉积氧化硅层，其使用例如原子层沉积(atomiclayerdeposition，ald)、高密度等离子体化学气相沉积(hihg-densityplasmacvd，hdpcvd)或化学气相沉积(cvd)形成。浅沟槽隔离区108亦可包含介电材料位于内衬氧化物上，其中介电材料可由流动式化学气相沉积(flowablecvd，fcvd)、旋转涂布(spin-on)或类似制程形成。

在一些实施例中，浅沟槽隔离区108可以是使用甲烷(sih4)和氧气(o2)作为反应前驱物，采用高密度等离子体化学气相沉积(hdpcvd)制程形成的氧化硅层。在其他实施例中，可使用次大气压化学气相沉积(sub-atmosphericcvd，sacvd)制程或高深宽比填沟制程(highaspect-ratioprocess，harp)形成浅沟槽隔离区108，其中制程气体可包含四乙氧基硅烷(tetraethylorthsilocate，teos)和臭氧(o3)。在另一些其他实施例中，可使用旋涂式介电质(spin-on-dielectric，sod)制程，例如使用氢硅倍半氧烷(hydrogensilsesquioxane，hsq)或甲基硅倍半氧烷(methysilsesquioxane，msq)形成浅沟槽隔离区108。也可使用其他制程和材料。可实施平坦化制程例如化学机械研磨(chemicalmechanicalpolish，cmp)制程，以移除多余的材料来形成如图1所示的浅沟槽隔离区108。

参考图2，让浅沟槽隔离区108凹陷，使得半导体条106的顶部突出高于浅沟槽隔离区108的顶面，以形成突出的鳍片210。此个别的步骤在图21所示的制程流程中的步骤204说明。可使用一或多道蚀刻制程实施蚀刻。举例而言，在浅沟槽隔离区108由氧化硅形成的实施例中，可利用使用nf3和nh3作为蚀刻气体的干式蚀刻制程，蚀刻气体也可以包含氩气。根据本发明的另一些实施例，可使用湿式蚀刻制程例如稀释hf的湿式蚀刻，实施浅沟槽隔离区108的凹陷。

参考图3，在突出的鳍片210的顶面和侧壁上形成虚设栅极堆叠310。此个别的步骤在图21所示的制程流程中的步骤206说明。虚设栅极堆叠310可包含虚设栅极介电层312以及在虚设栅极介电层312上的虚设栅极电极314。举例而言，可使用多晶硅形成虚设栅极电极314，然而也可使用其他材料。虚设栅极堆叠310也可包含在虚设栅极电极314上之一或多个硬掩模，例如硬掩模层316。硬掩模层316可由氮化硅、碳氮化硅或类似材料形成。虚设栅极堆叠310亦可具有纵长方向，其大体上垂直(例如在制程的变化内)于突出的鳍片210的纵长或轴向方向。

接着，在虚设栅极堆叠310的侧壁上形成栅极间隔物318。根据本发明的一些实施例，栅极间隔物318由介电材料形成，例如氮化硅、氮碳氧化硅(siliconoxy-carbo-nitride，siocn)、氮碳化硅(siliconcarbon-nitride，sicn)，或金属氧化物例如氧化铝。根据本发明的一些实施例，栅极间隔物318由氮碳氧化硅(siocn)形成，且可具有单层结构。根据另一些实施例，栅极间隔物318具有复合结构，其包含复数层。举例而言，栅极间隔物318可包含氧化硅层以及在氧化硅层上的氮化硅层。

可通过异向性(anisotropically)蚀刻毯覆的(blanket)沉积层而形成栅极间隔物318。根据本发明的一些实施例，使用顺应性(conformal)沉积方法例如原子层沉积(ald)、化学气相沉积(cvd)等形成间隔物层(未显示)，使得间隔物层的侧壁部分具有足够的厚度。间隔物层的水平部分和垂直部分可具有大体上相同的厚度，例如垂直部分的垂直厚度与水平部分的水平厚度之间的差异小于水平厚度的20％。

实施异向性蚀刻，以移除间隔物层的水平部分。间隔物层剩余的垂直部分形成栅极间隔物318，其位于虚设栅极堆叠310的侧壁上。尽管未显示，可保留部分的间隔物层相邻于突出的鳍片210。

如图4所示，根据一些实施例，接着实施蚀刻步骤(此后称为源极/源极凹陷)，以蚀刻突出的鳍片210未被虚设栅极堆叠310和虚设栅极间隔物318覆盖的部分。此个别的步骤在图21所示的制程流程中的步骤208说明。凹陷可以是异向性的，因此突出的鳍片210在虚设栅极堆叠310和栅极间隔物318正下方的部分被保护且未被蚀刻。根据一些实施例，凹陷的半导体条106的顶面可低于浅沟槽隔离区108的顶面。因此，在浅沟槽隔离区108之间形成凹陷410。凹陷410位于虚设栅极堆叠310的相对侧上。

接着，如图5所示，形成源极/源极区510。可使用外延制程选择性成长半导体材料于凹陷410中(参见图4)，形成源极/源极区510。此个别的步骤在图21所示的制程流程中的步骤211说明。根据一些示范实施例，源极/源极区510包含硅锗或硅。外延区可原位(insitu)掺杂p型或n型杂质，视所得到的鳍式场效晶体管(finfet)是p型鳍式场效晶体管或n型鳍式场效晶体管而定。举例而言，当所得到的鳍式场效晶体管(finfet)是p型鳍式场效晶体管(finfet)时，可成长硅锗硼(sigeb)。反之，当所得到的鳍式场效晶体管(finfet)是n型鳍式场效晶体管(finfet)时，可成长硅磷(sip)或硅碳磷(sicp)。根据本发明的另一些实施例，外延区包含三五族(iii-v)化合物半导体，例如gaas、inp、gan、ingaas、inalas、gasb、alsb、alas、alp、gap、前述的组合或前述的多层。在外延区填入凹陷410之后，外延区的进一步地外延成长让外延区水平地扩张，并且可形成刻面(facets)。

在外延步骤之后，外延区可进一步注入p型或n型杂质以形成源极/源极区510。根据本发明的另一些实施例，在外延制程的过程中，外延区原位掺杂p型或n型杂质，并且省略注入步骤。外延区包含形成于浅沟槽隔离区108中的较低部分，以及形成于浅沟槽隔离区108的顶面之上的上方部分。较低部分的侧壁被凹陷410(参见图4)的形状塑形，可具有(大体上)笔直的边缘，此边缘也可以是大体上垂直的边缘，其大体上垂直于基底102的主表面。

图6显示在源极/源极硅化物区608以及层间介电层(inter-layerdielectric，ild)610形成之后的结构的透视示意图。此个别的步骤在图21所示的制程流程中的步骤212说明。在源极/源极区510的表面上形成源极/源极硅化物区60，其形成的制程包含沉积金属层于源极/源极区510上，且实施退火使上述金属层与外延区暴露出的表面部反应，使得源极/源极硅化物区608形成。

层间介电层610可包含单层或多层。举例而言，在一些实施例中，沉积层间介电层衬底(未显示)，且沉积层间介电层的填充材料于层间介电层衬底上。层间介电层衬底包含sio2、sicn、sion、si3n4以及sinxhy，然而也可以使用其他适当的介电材料。层间介电层衬底还可进一步包含复数层，这些层包含前述材料的组合。可透过一或多道制程例如物理气相沉积(pvd)、化学气相沉积(cvd)或原子层沉积(ald)沉积层间介电层衬底，尽管也可利用任何适当的制程。可使用其他材料及/或制程。

在一些实施例中，层间介电层的填充材料包含sio2、sicn、sioc、sion、si3n4以及sinxhy，然而也可以使用其他适当的介电膜。隔离的介电质可在沉积之后进行固化(cured)或处理。举例而言，固化可包含照射紫外光，而处理可包含在n2、o2、或h2o的环境下退火，并且在高于约200度的温度范围退火。在固化或处理之后，隔离的介电质可具有小于6的相对介电常数(relativepermittivity)，例如小于5，且例如小于4。举例而言，隔离的介电质可以是sio2，其可由化学气相沉积(cvd)、等离子体增强化学气相沉积(pecvd)或原子层沉积(ald)的沉积制程、流动式化学气相沉积(fcvd)、或旋涂式玻璃(spin-on-glass)制程形成。可实施平坦化制程例如化学机械研磨(cmp)以移除过量的材料，且暴露出虚设栅极堆叠310。

如图7所示，移除部分的层间介电层610以形成源极/源极接触件(contact)710。此个别的步骤在图21所示的制程流程中的步骤214说明。可使用光微影制程结合一或多道蚀刻制程将层间介电层610图案化，以形成开口暴露出源极/源极区510/源极/源极硅化物区608。在层间介电层610由氧化硅形成的实施例中，蚀刻步骤可以是例如干式蚀刻、化学蚀刻或湿式清洁制程。举例而言，化学蚀刻可采用含氟的化学品，例如稀释的氢氟(dhf)酸。也可使用其他材料及/或制程。

之后，可将一或多个导电层填入开口，以形成源极/源极接触件710。源极/源极接触件710可包含单层或多层结构。举例而言，在一些实施例中，源极/源极接触件710包含一衬底，例如扩散阻障层、黏着层或类似衬底，以及接触填充物在开口中形成于接触件衬底上。接触件衬底可包含ti、tin、ta、tan或类似材料，其可由原子层沉积(ald)、化学气相沉积(cvd)或类似制程形成。接触填充物可由沉积导电材料形成，导电材料例如一或多层的ni、ta、tan、w、co、ti、tin、al、cu、au、前述的合金、前述的组合或类似材料，然而也可使用其他适当的金属。可实施平坦化制程例如化学机械研磨(cmp)，以从层间介电层610的表面移除过量的材料，借此形成如图7所示的源极/源极接触件710。

为了图示说明的目的，前述制程一般叙述了鳍式场效晶体管(finfet)的结构和形成方法。也可以使用其他结构和制程。举例而言，可以使用多个外延区和不同的鳍片/外延形状。此外，虽然前述的结构和附图显示每一个源极/源极区有单一鳍片，然而多个鳍片可共享一个共同源极/源极区，其中外延区是分开的或一起成长。一起成长的外延区可具有刻面的(faceted)上表面或相对平坦的上表面，并且外延区可包含空隙在外延区和层间介电层之间。在其他实施例中，可使用不同或额外的间隔物结构、掩模、衬底及类似结构。

如后续参考图8a至20b将详细叙述，以金属栅极结构置换虚设栅极堆叠310，其中标示a的附图是如图7所示的虚设栅极堆叠310周围区域的平面示意图，而标示b的附图是沿着图7所示b-b’剖面。此外，在每一个突出的鳍片210上将形成一或多个的功函数层，使得功函数层针对每一个晶体管的特定期望的电性特性做调整。举例而言，在一些情况下，p型金属氧化物半导体(pmos)晶体管以及n型金属氧化物半导体(nmos)晶体管可具有共同栅极，例如用于反向器，但是可独立于p型金属氧化物半导体(pmos)晶体管，调整n型金属氧化物半导体(nmos)晶体管的功函数层，以增加每一个晶体管的效能。因此，以下讨论叙述两个晶体管共享一个共同栅极但具有不同功函数层的装置及其制造方法。

首先参考图8a和8b，其分别显示图7所示的结构的平面示意图和剖面示意图，已在进行后续制程之前以作为参考。

之后，如图9a和9b所示，移除虚设栅极堆叠310(参见图8a及8b)，其包含硬掩模层316、虚设栅极电极314以及虚设栅极介电层312，借此形成凹陷910。此个别的步骤在图21所示的制程流程中的步骤216说明。移除制程可包含一或多道蚀刻制程。举例而言，在层间介电层610包含氧化硅，硬掩模层316包含氮化硅，虚设栅极电极314包含多晶硅，且虚设栅极介电层312包含氧化硅的实施例中，移除制程可包含使用干式蚀刻或湿式蚀刻其中之一的选择性蚀刻。在此范例中，可使用制程气体包含cf4、chf3、ch2f2、ch3f、nf3、sf6或前述的组合的干式蚀刻，移除硬掩模层316，并且可使用制程气体包含cf4,、chf3、nf3、sf6,、br2、hbr、cl2或前述的组合的干式蚀刻，移除虚设栅极电极314。可选择性使用稀释气体例如n2、o2或ar。在使用湿式蚀刻移除虚设栅极电极314的例子中，化学品可包含nh4oh:h2o2:h2o(apm)、nh2oh、koh、hno3:nh4f:h2o及/或类似的化学品。可使用湿式蚀刻制程例如稀释氢氟酸，移除虚设栅极介电层312。也可使用其他制程和材料。在一些实施例中，凹陷910可具有宽度w1在约10纳米(nm)至约300nm，且其长度l1在约100nm至约2000nm。

接着，参考图10a和10b，根据一些实施例，在突出的鳍片210的通道区上形成一或多个栅极介电层1010。此个别的步骤在图21所示的制程流程中的步骤218说明。在一实施例中，栅极介电层1010包含一或多个高介电常数(high-k)介电层(例如，具有介电常数大于约3.9)，且可形成顺应性的层沿着突出的鳍片210的侧壁以及沿着栅极间隔物318和层间介电层610的顶面和侧壁延伸。(为简化说明，在标示a的平面示意图中，栅极介电层1010未绘示于栅极间隔物318和层间介电层610上)。举例而言，一或多个栅极介电层可包含一或多层的金属氧化物或hf、al、zr的硅酸盐、前述的组合及前述的多层。其他适当的材料包含la、mg、ba、ti、pb、zr的金属氧化物型态、金属合金氧化物型态及前述的组合。示范的材料包含mgox、batixoy、basrxtiyoz、pbtixoy、pbzrxtiyoz、sicn、sion、si3n4、al2o3、la2o3、ta2o3、y2o3、hfo2、zro2、hfsion、ygexoy、ysixoy以及laalo3和类似材料。栅极介电层1010的形成方法包含分子束沉积(molecular-beamdeposition，mbd)、原子层沉积(ald)、物理气相沉积(pvd)以及类似方法。在一实施例中，栅极介电层1010的厚度可在约至约

在一些实施例中，在形成栅极介电层1010之前，可在突出的鳍片210的通道区上形成界面层(未显示)，且栅极介电层1010形成于此界面层上。界面层有助于缓冲后续形成的高介电常数(high-k)介电层与下方的半导体材料隔开。在一些实施例中，界面层是化学的氧化硅，其可由化学反应形成。举例而言，可使用去离子水加臭氧(deionizedwater+ozone，dio3)、nh4oh+h2o2+h2o(apm)或其他方法形成化学的氧化物。其他实施例可利用不同材料或制程(例如热氧化或沉积制程)形成界面层。在一实施例中，界面层的厚度可在约至约界面层及/或栅极介电层1010可只在突出的鳍片210上延伸(例如未在浅沟槽隔离区108、栅极间隔物318或层间介电层610上)，视用来形成那些层的材料和制程而定。

之后，如图11a和11b所示，在突出的鳍片210上形成第一功函数(workfunction，wf)层1110。此个别的步骤在图21所示的制程流程中的步骤218说明。如后续将会详细讨论，功函数结构包含一或多个金属层，其将形成于突出的鳍片210上，其中针对每一个特定的晶体管，功函数金属将被图案化。可调整栅极电极的功函数至硅或其他下方的半导体材料的能带边缘。对于n型金属氧化物半导体(nmos)装置而言，可调整功函数至靠近硅的传导带，而对于p型金属氧化物半导体(pmos)装置而言，可调整功函数至靠近硅的价带，以增加晶体管的效能。

在一实施例中，经由沉积例如顺应性沉积方法，例如原子层沉积(ald)或化学气相沉积(cvd)，形成第一功函数层1110，使其水平部分的水平厚度t1和垂直部分的垂直厚度t2具有大体上彼此相同的厚度。举例而言，水平厚度t1与垂直厚度t2之间的差异可小于水平厚度t1的约20％或10％。水平厚度t1可在约至约之间的范围。

图12a至12b是根据一些实施例说明后续将第一功函数层1110图案化的第一掩模1220的形成。此个别的步骤在图21所示的制程流程的步骤220说明。第一掩模1220可包含一或多层的掩模材料。举例而言，图12a和12b显示第一牺牲层1222形成于第一功函数层1110上。第一牺牲层1222可由底部抗反射涂层(bottomantireflectivecoating，barc)形成。一般而言，在光微影的图案化期间，在曝光制程的过程中，光可被下方材料的表面反射并且回到光阻材料中，其中反射的光可改变光阻的期望图案。底部抗反射涂层(barc)可由具有适当折射率n的材料形成，以限制或防止曝光的光线反射回到光阻材料中。在一些实施例中，第一牺牲层1222可由例如介电材料、有机材料或类似的材料形成，且可由例如旋转涂布、等离子体辅助化学气相沉积(pecvd)、化学气相沉积(cvd)或类似制程形成。在一些实施例中，第一牺牲层1222可以是光阻下方膜，如美国专利编号(u.s.patentno.)8,481,247中所述，此专利全体皆引用作为本文的参考文献。此外，第一掩模1220可包含一或多个额外的掩模层，例如第一图案化掩模1224。在一些实施例中，第一图案化掩模1224可以是已曝光和显影的光阻，以形成如图12a和12b所示的图案。除了光阻掩模之外或替代光阻掩模，可使用额外的掩模，例如氧化硅、氮化硅、前述的组合或类似掩模，以在蚀刻的过程中提供额外的保护。

如图12a和12b所示，第一图案化掩模1224的第一边缘12241从相邻鳍片之间的中央线c朝着第一鳍片210a偏移距离d2(后续称为偏移距离d2)，相邻鳍片在图中显示为第一鳍片210a和第二鳍片210b。如后续参考图16a和16b将详细讨论，第一图案化掩模1224的第一边缘12241朝着第一鳍片210a偏移使得后续的掩模提供较佳的覆盖，且对后续的功函数层提供更均匀的图案化。

在一些实施例中，第一鳍片210a与第二鳍片210b之间的距离d1为约30nm至约100nm，且偏移距离d2介于约6nm与约40nm之间。在一些实施例中，偏移距离d2为第一鳍片210a与第二鳍片210b之间的距离d1的约20％至约40％。

接着，如图13a和13b所示，使用第一图案化掩模1224做为蚀刻掩模，将第一牺牲层1222以及第一功函数层1110图案化。此个别的步骤在图21所示的制程流程中的步骤220说明。在第一牺牲层1222由底部抗反射涂层(barc)形成的实施例中，可使用干式蚀刻制程蚀刻第一牺牲层1222，或使用其他适当的蚀刻制程。在使用干式蚀刻的例子中，制程气体可包含n2、o2、ch4、cf4、chf3、nf3、sf6、br2、hbr、cl2或前述的组合。可选择性使用稀释气体例如n2、o2或ar。在一些实施例中，可将第一牺牲层1222图案化做为光阻下方膜，如美国专利号(u.s.patentno.)8,481,247中所述，此专利全体皆引用作为本文的参考文献。之后，可使用湿式蚀刻制程或其他适当的蚀刻制程，以将下方的第一功函数层1110图案化。举例而言，在第一功函数层1110由tin形成的实施例中，可使用采用nh4oh+h2o2+h2o(apm)及/或类似蚀刻剂的湿式蚀刻制程。也可使用其他制程或材料。

图14a和14b显示第一图案化掩模1224以及第一牺牲层1222的移除。此个别的步骤在图21所示的制程流程的步骤220说明。在第一图案化掩模1224由图案化光阻形成的实施例中，可使用在n2、h2、o2的环境中且温度在约150℃至约350℃的灰化(ashing)制程，移除第一图案化掩模1224。在第一牺牲层1222由底部抗反射涂层(barc)形成的实施例中，可使用例如在n2、h2、o2的环境中且温度在约150℃至约350℃的灰化制程，移除第一牺牲层1222。在一些实施例中，如图14b所示，第一功函数层1010的边缘从第一鳍片210a延伸距离d3，距离d3为约10nm至约40nm。

之后，如图15a和15b所示，在第一鳍片210a的区域的第一功函数层1110上以及在第二鳍片210b上形成第二功函数层1510。此个别的步骤在图21所示的制程流程的步骤222说明。在一实施例中，经由沉积例如顺应性沉积方法，例如原子层沉积(ald)或化学气相沉积(cvd)，形成第二功函数层1510，使第二功函数层1510的水平部分的水平厚度t3和垂直部分的垂直厚度t4具有大体上彼此相同的厚度。举例而言，水平厚度t3与垂直厚度t4之间的差异可小于水平厚度t3的约20％或10％。水平厚度t3可在约至约之间的范围。

图16a和16b是根据一些实施例说明后续将第二功函数层1510图案化的第二掩模1620的形成。此个别的步骤在图21所示的制程流程的步骤224说明。第二掩模1620可包含一或多层的掩模材料。举例而言，第16a和16b图显示第二牺牲层1622形成于第二功函数层1510上。第二牺牲层1622可由底部抗反射涂层(barc)形成，其可由与前述第一牺牲层1222相似的材料形成，且可通过相似的制程形成。此外，第二掩模1620可包含一或多个额外的掩模层，例如第二图案化掩模1624。在一些实施例中，第二图案化掩模1624可以是已曝光和显影的光阻，以形成如图16a和16b所示的图案。除了光阻掩模之外或是替代光阻掩模，可使用额外的掩模，例如氧化硅、氮化硅、前述的组合或类似材料，以在蚀刻的过程中提供额外的保护。

如图16a和16b所示，第二图案化掩模1624从第一鳍片210a与第二鳍片210b之间的中央线c朝着第二鳍片210b偏移。在一些实施例中，在形成各个不同层(例如第一功函数层1110以及第二功函数层1510)之后，层间介电层610中开口的尺寸可能会在后续的蚀刻制程过程中阻碍或防止后续的掩模，让后续的掩模无法充分地覆盖及保护下方的层。因此，可能会在例如第二牺牲层1622中形成空隙，并且在将第二功函数层1510图案化的蚀刻制程过程中，第二牺牲层1622中的空隙可能会让蚀刻剂移除不希望移除的第二功函数层1510在第一鳍片210a上的部份。为了图示说明的目的，空隙在图16b中以参考标号1650标示的虚线区显示。如图所示，通过偏移第一图案化掩模1224的第一边缘12241朝向第一鳍片210a，且偏移第二图案化掩模1624的第二边缘16241朝向第二鳍片210b，保留足够量的第二牺牲层1622，以防止蚀刻进入空隙1650中和进入功函数层中。

在一些实施例中，从中央线c朝向第二鳍片210b的偏移距离d4在约6nm与约40nm之间。在一些实施例中，偏移距离d4为第一鳍片210a与第二鳍片210b之间的距离d1的约20％至约40％。在一些实施例中，如第17b图所示，第二功函数层1510的边缘从第一鳍片210a延伸距离d5，距离d5为约20nm至约90nm。

接着，如图17a和18b所示，使用第二图案化掩模1624做为蚀刻掩模，将第二牺牲层1622和第二功函数层1510图案化。此个别的步骤在图21所示的制程流程中的步骤224说明。在第二牺牲层1622由底部抗反射涂层(barc)形成的实施例中，可使用干式蚀刻制程蚀刻第二牺牲层1622，或使用其他适当的蚀刻制程。在使用干式蚀刻的例子中，制程气体可包含n2、o2、ch4、cf4、chf3、nf3、sf6、br2、hbr、cl2或前述的组合。可选择性使用稀释气体例如n2、o2或ar。在一些实施例中，可将第二牺牲层1622图案化做为光阻下方膜，如美国专利号(u.s.patentno.)8,481,247中所述，此专利全体皆引用作为本文的参考文献。之后，可使用湿式蚀刻制程或其他适当的蚀刻制程，以将下方的第二功函数层1510图案化。举例而言，在第二功函数层1510由tin形成的实施例中，可使用采用nh4oh+h2o2+h2o(apm)及/或类似蚀刻剂的湿式蚀刻制程。也可使用其他制程或材料。

图18a和18b显示第二图案化掩模1624和第二牺牲层1622的移除。此个别的步骤在图21所示的制程的步骤224说明。在第二图案化掩模1624由图案化光阻形成的实施例中，可使用在n2、h2或o2的环境中且温度在约150℃至约350℃的灰化制程，移除第二图案化掩模1624。在第二牺牲层1622由底部抗反射涂层(barc)形成的实施例中，可使用在n2、h2或o2的环境中且温度在约150℃至约350℃的灰化制程，移除第二牺牲层1622。

之后，如图19a和19b所示，在第一鳍片210a的区域的第二功函数层1510上以及在第二鳍片210b上形成第三功函数层1910。此个别的步骤在图21所示的制程流程的步骤226说明。在一实施例中，经由沉积例如顺应性沉积方法，例如原子层沉积(ald)或化学气相沉积(cvd)，形成第三功函数层1910，使第三功函数层1910的水平部分的水平厚度t5和垂直部分的垂直厚度t6具有大体上彼此相同的厚度。举例而言，水平厚度t5与垂直厚度t6之间的差异可小于水平厚度t5的约20％或10％。水平厚度t5可在约与约之间的范围。

图20a和20b是根据一实施例显示将栅极电极2020填入剩余的开口。此个别的步骤在图21所示的制程流程中的步骤228说明。栅极电极2020可以是金属，其择自于由w、cu、ti、ag、al、tial、taaln、tac、tacn、tasin、mn、co、pd、ni、re、ir、ru、pt及zr所组成的组群。在一些实施例中，栅极电极2020包含金属，其择自于由tin、wn、tan及ru所组成的族群。可使用金属合金，例如ti-al、ru-ta、ru-zr、pt-ti、co-ni以及ni-ta，及/或可使用金属氮化物，例如wnx、tinx、monx、tanx以及tasixny。在一些实施例中，栅极电极2020的厚度在约5nm至约100nm的范围。可使用适当的制程例如原子层沉积(ald)、化学气相沉积(cvd)、物理气相沉积(pvd)、电镀或前述的组合，形成栅极电极2020。可实施平坦化制程例如化学机械研磨(cmp)，由层间介电层610的上表面移除栅极介电层1010、第一功函数层1110、第二功函数层1510、第三功函数层1910以及栅极电极2020的过量材料。

可实施其他其他制程。举例而言，可形成额外的介电层，并且可形成金属层，以互相连接各个不同的晶体管及/或其他装置以形成电路，可形成外部连接器，可实施单离(singulation)制程及/或类似制程。

材料和制程描述了第一鳍片210a是具有三个功函数层的p型金属氧化物半导体(pmos)晶体管，且第二鳍片210b是具有一个功函数层的n型金属氧化物半导体(nmos)晶体管的范例。举例而言，第一鳍片210a可以是具有三个功函数层的p型金属氧化物半导体(pmos)，其中第一功函数层是tin或其他p型金属，第二功函数层是tin或其他p型金属，且第三功函数层是tial或其他n型金属。在此范例中，第二鳍片210b可以是具有tial或其他n型金属的单一功函数层的n型金属氧化物半导体(nmos)。

作为其他范例，其中第一鳍片210a是具有三个功函数层的n型金属氧化物半导体(nmos)，且第二鳍片210b是具有一个功函数层的p型金属氧化物半导体(pmos)。可使用其他材料及配置。举例而言，第一鳍片210a可以是具有三个功函数层的n型金属氧化物半导体(nmos)，其中第一功函数层是tial或其他n型金属，第二功函数层是tial或其他n型金属，且第三功函数层是tin或其他p型金属。在此范例中，第二鳍片210b可以是具有tin或其他p型金属的单一功函数层的p型金属氧化物半导体(pmos)。

根据本发明的一些实施例，提供半导体装置的制造方法。此方法包含在第一鳍片和第二鳍片上形成第一介电层，在第一介电层中形成凹陷，第一鳍片和第二鳍片突出于凹陷的底部之上，在第一鳍片以及第二鳍片上形成第一功函数层，在第一功函数层上形成第一图案化掩模，相较于第二鳍片，第一图案化掩模终止于更靠近第一鳍片，使得在第二鳍片上的第一功函数层暴露出，从第二鳍片上以及第一鳍片与第二鳍片之间的区域上移除第一功函数层，相较于第二鳍片，第一功函数层终止于更靠近第一鳍片的位置，以及移除第一图案化掩模。此方法还包含在第一功函数层以及第二鳍片上形成第二功函数层，在第二功函数层上形成第二图案化掩模，相较于第一鳍片，第二图案化掩模终止于更靠近第二鳍片，使得在第二鳍片上的第二功函数层暴露出，从第二鳍片上以及第一鳍片与第二鳍片之间的区域上移除第二功函数层，相较于第一鳍片，第二功函数层终止于更靠近第二鳍片的位置，以及移除第二图案化掩模。此方法更包含在第二功函数层以及第二鳍片上形成第三功函数层，以及在第三功函数层上形成金属层。

在一些实施例中，上述方法更包含在形成第一功函数层之前，在第一鳍片和第二鳍片上形成栅极介电层。

在一些实施例中，其中第一功函数层沿着凹陷的侧壁延伸。

在一些实施例中，其中第二功函数层沿着凹陷的侧壁延伸。

在一些实施例中，其中形成第一图案化掩模包含在第一功函数层上形成第一掩模层，第一掩模层填充凹陷，在第一掩模层上形成第一光阻层，将第一光阻层图案化，以形成第一图案化光阻层，以及使用第一图案化光阻层作为掩模，将第一掩模层图案化。

在一些实施例中，其中形成第二图案化掩模包含在第二功函数层上形成第二掩模层，第二掩模层填充凹陷，在第二掩模层上形成第二光阻层，将第二光阻层图案化，以形成第二图案化光阻层，以及使用第二图案化光阻层作为掩模，将第二掩模层图案化。

在一些实施例中，其中从第一鳍片至第一功函数层的边缘的距离为10nm至40nm。

在一些实施例中，其中从第一鳍片至第二功函数层的边缘的距离为20nm至90nm。

根据本发明的一些实施例，提供半导体装置的制造方法。此方法包含在第一鳍片上形成第一功函数层，相较于第二鳍片，第一功函数层终止于更靠近第一鳍片，在第一功函数层上形成第二功函数层，相较于第一鳍片，第二功函数层终止于更靠近第二鳍片，在第二功函数层上形成第三功函数层，第三功函数层在第二鳍片上延伸，以及在第三功函数层上形成金属层。

在一些实施例中，其中金属层是栅极电极。

在一些实施例中，在形成第一功函数层之前，此方法更包含在第一鳍片和第二鳍片上形成介电层，以及在介电层中形成凹陷，第一鳍片和第二鳍片从凹陷的底部突出。

在一些实施例中，其中第一功函数层和第二功函数层沿着凹陷的侧壁形成。

在一些实施例中，其中凹陷的宽度从100nm至2000nm。

在一些实施例中，其中第一功函数层的厚度为至

在一些实施例中，其中第二功函数层的厚度为至

根据本发明的一些实施例，提供半导体装置。此装置包含第一鳍片和第二鳍片，以及第一功函数金属层延伸于第一鳍片上，相较于第二鳍片，第一功函数金属层终止于更靠近第一鳍片的第一位置，第一位置在第一鳍片与第二鳍片之间。此装置更包含第二功函数金属层延伸于第一功函数金属层上，相较于第一鳍片，第二功函数金属层终止于更靠近第二鳍片的第二位置，第二位置在第一鳍片与第二鳍片之间，以及栅极电极在第一鳍片和第二鳍片上。

在一些实施例中，在形成栅极电极之前，上述装置更包含第三功函数金属层形成于第一鳍片和第二鳍片上，且栅极电极形成于第三功函数金属层上。

在一些实施例中，其中第一功函数金属层从第一鳍片与第二鳍片之间的中间点朝第一鳍片终止于第一鳍片与第二鳍片之间的距离的20％至40％。

在一些实施例中，其中第二功函数金属层从第一鳍片与第二鳍片之间的中间点朝第二鳍片终止于第一鳍片与第二鳍片之间的距离的20％至40％。

在一些实施例中，其中第一功函数金属层终止于一距离，此距离为从第一鳍片的侧壁算起约10nm至40nm。

前述概述了一些实施例的部件，使得本发明所属技术领域中具有通常知识者可以更加理解本发明实施例的观点。本发明所属技术领域中具有通常知识者应可理解，他们可以轻易使用本发明实施例作为基础，设计或修改其他的制程或是结构，以达到与在此介绍的实施例相同的目的及/或优点。本发明所属技术领域中具有通常知识者也应理解，此类等效的结构并不悖离本发明实施例的精神与范畴，并且在不悖离本发明实施例的精神与范畴的情况下，在此可以做各种的改变、取代和替换。因此，本发明的保护范围当视后附的申请专利范围所界定为准。