本发明涉及一种导通孔(via)结构、一种衬底结构以及一种制造方法，且更特定来说，涉及一种导通孔结构，其包含在通孔中具有梯度表面(gradientsurface)的介电层，一种包含所述导通孔结构的衬底结构，以及用于制造所述导通孔结构的方法。
背景技术
在半导体封装中(semiconductorpackage)，包含导电导通孔，其用于半导体封装的不同层之间的电连接。导电导通孔的形成可包含在衬底(substrate)上形成孔洞，以及接着形成介电层，以覆盖所述衬底的表面及所述衬底的孔洞的侧壁。通常通过固化光致成像材料(photoimageablematerial)(例如，聚合物)来形成所述介电层。然而，于邻近孔洞的侧壁的两端可能形成结块(nodule)(例如，介电层的突出部)，此可能导致导电导通孔的缺陷。
技术实现要素：
在一些实施例中，根据某一方面，导通孔结构包含基底材料(basematerial)、第一介电层以及第二介电层。所述基底材料包含第一表面以及与所述第一表面相对的第二表面，且界定至少一个通孔。所述第一介电层位在所述基底材料的所述第一表面上且包含在所述基底材料的所述通孔中暴露的梯度表面。所述第二介电层位在第一介电层的所述梯度表面上。
在一些实施例中，根据另一方面，衬底结构包含基底材料及第一介电层。所述基底材料包含第一表面以及与所述第一表面相对的第二表面，且界定至少一个通孔。所述第一介电层位在所述基底材料的所述第一表面上且包含在所述通孔中暴露的梯度表面。
在一些实施例中，根据另一方面，制造导通孔结构的方法包含：(a)形成第一介电层在衬底的基底材料上；(b)形成至少一个通孔贯穿所述基底材料，以在所述通孔中暴露所述第一介电层；(c)形成第二介电层在所述基底材料的所述通孔的侧壁上，其中所述第一介电层的第一部分暴露在所述通孔中且未被所述第二介电层覆盖；以及(d)移除所述第一介电层的所述第一部分。
附图说明
当与附图一起阅读时，可从以下详述描述最佳理解本发明的一些实施例的方面。应注意，各种结构可能并未按比例绘制，且为论述的清晰性可任意增加或减小各种结构的尺寸。
图1说明根据本发明的一些实施例的包含导通孔结构的封装结构的截面视图。
图2说明图1中的区域a的放大视图。
图2a说明根据本发明的一些实施例的包含导通孔结构的封装结构的部分的截面视图。
图3说明根据本发明的一些实施例的导通孔结构的实例。
图4说明根据本发明的一些实施例的导通孔结构的实例。
图5说明根据本发明的一些实施例的导通孔结构的实例。
图6说明根据本发明的一些实施例的包含多个衬底结构的堆叠结构。
图7说明根据本发明的一些实施例的用于制造导通孔结构的方法的实例的一或多个阶段。
图8说明根据本发明的一些实施例的用于制造导通孔结构的方法的实例的一或多个阶段。
图9说明根据本发明的一些实施例的用于制造导通孔结构的方法的实例的一或多个阶段。
图10说明根据本发明的一些实施例的用于制造导通孔结构的方法的实例的一或多个阶段。
图11说明根据本发明的一些实施例的用于制造导通孔结构的方法的实例的一或多个阶段。
图12说明根据本发明的一些实施例的用于制造导通孔结构的方法的实例的一或多个阶段。
图13说明根据本发明的一些实施例的用于制造导通孔结构的方法的实例的一或多个阶段。
图14说明根据本发明的一些实施例的用于制造导通孔结构的方法的实例的一或多个阶段。
图15说明根据本发明的一些实施例的用于制造导通孔结构的方法的实例的一或多个阶段。
图16说明根据本发明的一些实施例的用于制造导通孔结构的方法的实例的一或多个阶段。
图17说明根据本发明的一些实施例的用于制造导通孔结构的方法的实例的一或多个阶段。
图18说明根据本发明的一些实施例的用于制造导通孔结构的方法的实例的一或多个阶段。
图19说明根据本发明的一些实施例的用于制造导通孔结构的方法的实例的一或多个阶段。
图20说明根据本发明的一些实施例的用于制造导通孔结构的方法的实例的一或多个阶段。
图21说明根据本发明的一些实施例的用于制造导通孔结构的方法的实例的一或多个阶段。
具体实施方式
贯穿图式及详细描述使用共用参考编号来指示相同或类似组件。本发明的实施例从结合附图进行的以下详细描述将更容易理解。
以下揭露内容提供用于实施所提供标的物的不同特征的许多不同实施例或实例。下文描述组件及布置的特定实例以揭示本发明的某些方面。当然，这些仅为实例且并不意欲为限制性。举例来说，在随后描述中将第一特征形成于第二特征上方或其上可包含其中第一特征与第二特征以直接接触方式形成或安置的实施例，且还可包含其中可在第一特征与第二特征之间形成或安置额外特征使得第一特征与第二特征可不直接接触的实施例。另外，本发明可在各种实例中重复参考编号及/或字母。此重复是出于简约及清楚的目的且自身并不指示所论述的各种实施例及/或配置之间的关系。
本发明的至少一些实施例揭示导通孔结构，所述导通孔结构包含介电层，介电层在导通孔结构的通孔中具有梯度表面。本发明的至少一些实施例进一步揭示包含导通孔结构的衬底结构，以及用于制造导通孔结构的技术。
根据一些实施例中，用于制造导通孔结构的方法可包含以下步骤。首先，提供衬底。衬底包含基底材料，位在基底材料上的第一介电层，及位在第一介电层上的第一导电层。接着，通过蚀刻基底材料的一部分及蚀刻第一介电层的一部分来形成通孔(throughhole)。通孔贯穿基底材料及第一介电层，使得第一导电层的一部分未被第一介电层覆盖且暴露在通孔中。接着，形成“负性”作用(“negative”acting)的光致成像材料在基底材料上并填充通孔。针对“负性”作用的光致成像材料，通过辐射固化材料未被掩模(mask)覆盖的一部分(使得不可溶于显影剂(developer))；而材料被掩模覆盖的另一部分依然未被固化(可溶于显影剂)，且接着形成介电层。
将掩模位在通孔上面，且使光致成像材料暴露于辐射源。因此固化光致成像材料未被掩模覆盖的部分。在辐射之后，将光致成像材料被掩模覆盖且因此未固化的其它部分溶解于显影剂中，因此形成第二介电层在基底材料上。第二介电层延伸到通孔中以覆盖通孔的侧壁及第一导电层暴露在通孔中的部分的一部分。接着，形成第二导电层在基底材料上且延伸到通孔中以物理上接触(physicallycontact)第一导电层。
由于光致成像材料为“负性”作用，因此由基底材料及第一导电层反射的光束可能导致不需要的结块。例如，用于完全移除第一介电层暴露在通孔中的部分的蚀刻制程可不利地导致在基底材料邻近于通孔的边缘上形成大规模的倒角部分(chamferportion)。光束的一部分可能被倒角部分反射且因此使拐角(corner)周围的光致成像材料固化，从而造成第二介电层邻近于通孔的上部端的结块。另一方面，由于第一导电层暴露在通孔中，光束的另一部分可能被第一导电层反射且因此使通孔的侧壁附近的光致成像材料固化，从而在通孔的下部端处造成结块。由于结块的存在，第二导电层可能无法充分形成在通孔内部以物理上接触第一导电层，因此造成导通孔结构的故障(failure)。在一些实施例中，通孔的直径越小，结块的影响越显著。
本发明的至少一些实施例解决至少上述问题且揭示导通孔结构及包含导通孔结构的衬底结构，以及用于制造导通孔结构的技术。在本发明的一或多个实施例中，可充分地避免介电层的结块，此改进导通孔结构的产出率(yieldrate)。
图1说明根据本发明的一些实施例的衬底结构1的实例。衬底结构1包含基底材料3、第一介电层4、第二介电层5、第一导电层6以及第二导电层7、主动层(activelayer)11、钝化层(passivationlayer)12、多个焊球14及多个凸块下金属化(underbumpmetallization,ubm)层13。
图2为说明根据本发明的一些实施例的导通孔结构2的图1的区域a的放大图。导通孔结构2包含基底材料3的一部分、第一介电层4的一部分、第二介电层5的一部分、第一导电层6的一部分以及第二导电层7的一部分。
基底材料3包含第一表面31及与第一表面31相对的第二表面32，且界定贯穿基底材料3的通孔34。基底材料3的材料可包含(例如)半导体材料(例如，硅)、玻璃、陶瓷、有机材料、金属(例如，cu、ni、ag/sn及pd)，或其两者或多于两者的组合。基底材料3进一步包含邻近于通孔34的上部分的边缘处的倒角部分36。在一个实例中，倒角部分36可为圆角(roundcorner)。例如，通孔34具有侧壁341，且倒角部分36连接在基底材料3的第二表面32与通孔34的侧壁341之间。倒角部分36的表面361与基底材料3的第二表面32交叉在点“a”处，且与通孔34的侧壁341相交在点“b”。沿着基底材料3的第二表面32测量点“a”与通孔34的侧壁341之间的距离“x”。在一些实施例中，距离“x”可为例如从约0.01微米(μm)到约10μm，从约0.01μm到约5μm，从约0.01μm到约2.25μm，从约0.01μm到约1μm，或从约0.01μm到约0.5μm。在一个实施例中，例如，0.01μm≤x≤2.25μm。沿着通孔34的侧壁341测量基底材料3的点“b”与第二表面32之间的距离“y”。在一个实施例中，距离“y”可能大于距离“x”。替代地，距离“y”可能基本上等于距离“x”。
第一介电层4位在基底材料3的第一表面31上。第一介电层4的材料可包含(例如)氧化物、氮化物或其中的两者或多者的组合。第一介电层4包含第一表面41以及与第一表面41相对的第二表面42。第一介电层4的第二表面42面向基底材料3的第一表面31且位在所述第一表面31上。第一介电层4包含延伸到基底材料3的通孔34中的中间部分43。中间部分43包含梯度表面(倾斜或坡度表面(slantorslopedsurface))44及内表面46。梯度表面44连接第二表面42且暴露在基底材料3的通孔34。内表面46延伸在梯度表面44与第一表面41之间。梯度表面44从通孔34的侧壁341延伸向下朝向通孔34的中心(例如，中心轴(centralaxis))。例如，第一介电层4的厚度t3从通孔34的侧壁341朝向通孔34的中心减少，因此形成中间部分43及梯度表面44。第一介电层4的第二表面42与梯度表面44之间形成的角度“θ”的范围可为例如从约0.01度到约30度，从约0.05度到约15度，从约0.05度到约15度，或从约0.1度到约4度。第一介电层4的中间部分43的内表面46在基底材料3的通孔34内界定开口48。
第二介电层5位在第一介电层4的梯度表面44上。第二介电层5可包含已固化的光致成像(pid)材料或已固化的光敏材料，或由其形成，且可以薄膜形式或以液态形式提供。例如，第二介电层5可由“负性”作用材料(例如环氧树脂或丙烯酸树脂)形成。此“负性”作用材料是指其中暴露于辐射源(例如，uv源)的树脂的部分变得不可溶于显影剂的树脂的类型。树脂未经暴露的部分可溶解在显影剂(例如，有机溶剂)中。第二介电层5包含第一部分51及第二部分52。第一部分51位在基底材料3的通孔34的侧壁341上及第一介电层4的梯度表面44上。第二部分52位在基底材料3的第二表面32上。例如，第二介电层5的第一部分51覆盖第一介电层4的中间部分43的梯度表面44，但不覆盖第一介电层4的中间部分43的内表面46。在一些实施例中，第二介电层5的第一部分51的表面511与第一介电层4的内表面46基本上共面。
第二介电层5的第一部分51具有厚度t1，且第二介电层5的第二部分52具有厚度t2。第二介电层5的第一部分51的厚度t1大于第二介电层5的第二部分52的厚度t2。在一些实施例中，第二介电层5的第二部分52的厚度t2可为例如第二介电层5的第一部分51的厚度t1的约5％到约60％，约10％到约50％，或约15％到约50％。例如，第二介电层5的第一部分51的厚度t1可为例如约1μm到约30μm，约2μm到约20μm，约5μm到约15μm，或约7μm到约15μm。第二介电层5的第二部分52的厚度t2可为例如约0.1μm到约20μm，约0.2μm到约15μm，约0.5μm到约12μm，或约1μm到约11μm。在一些实施例中，第二介电层5的第二部分52的表面粗糙度(ra)可为例如约0.001μm到约0.1μm，约0.002μm到约0.05μm，约0.005μm到约0.03μm，或约0.008μm到约0.026μm。
第一导电层6位在第一介电层4上。第一导电层6的材料包含(例如)导电金属，例如铝、铜或另一金属或金属合金、其它导电材料，或其中的两者或多于两者的组合。第一导电层6包含第一表面61以及与第一表面61相对的第二表面62。第一导电层6的第二表面62面向第一介电层4的第一表面41且位在第一表面41上。第一导电层6的第一部分63的第二表面62的一部分未被第一介电层4覆盖。例如，第一介电层4在基底材料3的通孔34中的开口48暴露第一导电层6的第一部分63的第二表面62的所述部分。第一介电层4的中间部分43插置在第二介电层5的第一部分51与第一导电层6之间。
第二导电层7位在第二介电层5上且物理上接触第一导电层6。第二导电层7的材料包含(例如)导电金属，例如铜或另一金属或金属合金、其它导电材料，或其中的两者或多于两者的组合。在一些实施例中，第二导电层7位在第二介电层5的第二部分52上且延伸到通孔34中，以便覆盖第二介电层5的第一部分51的表面511，第一介电层4的内表面46，及第一导电层6的第一部分63的第二表面62。
在一些实施例中，第一导电层5可包含一或多个焊盘(bondingpad)。图2a说明根据本发明的一些实施例的包含导通孔结构的封装结构的部分的截面视图。图2a的导通孔结构2类似于如图2中所展示的导通孔结构2，除第一导电层6包含至少一个焊盘69以外。第二导电层7连接到焊盘69。在图2a中所展示的导通孔结构2中，第一导电层6的第一部分63包含焊盘69。
返回参考图1及图2，主动层11位在第一导电层6的第一表面61上，以用于外部连接目的。在一个实施例中，主动层11可包含多个电路层(未展示)及多个电元件(electricalelement)(未展示)。钝化层12位在第二导电层7及第二介电层5上，且可填充由通孔34中的第二导电层7界定的空间。钝化层12的材料可包含例如非导电薄膜(non-conductivefilm,ncf)、非导电膏(non-conductivepaste,ncp)，或其组合。钝化层12界定多个开口121以暴露第二导电层7的数个部分。ubm层13位在开口121中的相应一者中，且物理上连接到暴露的第二导电层7。焊料球14位在开口121中的ubm层13中的相应一者上，以供外部连接，且经由ubm层13电连接到第二导电层7。
根据本发明的至少一些实施例，如图1及图2中所说明的实施例中所展示，倒角部分36的大小可较小，且显著地减小由倒角部分36反射的光束。另外，由于第一导电层6邻近于通孔34的侧壁341的部分由第一介电层4的中间部分43覆盖，因此第一介电层4的中间部分43不反射光束或仅反射小量光束。因此，可减少或避免由通孔的底部处的第一导电层6的所述部分反射的光束。因此，可减少或避免第二介电层5的结块，且可使导通孔结构2的产出率改进例如大于约30％，大于约40％，大于约50％，大于约60％，或大于约70％。此外，由于第二介电层5的第二部分52的厚度减小，因此还可减少衬底结构1的翘曲(例如，弯曲或扭曲)。
在一些实施例中，可省略或移除如图1及图2中所展示的导通孔结构2的一些组件。图3说明根据本发明的一些实施例的导通孔结构2a的实例。图3的导通孔结构2a类似于如图2中所展示的导通孔结构2，不同之处在于可省略或移除图2的第一导电层6的第一部分63，使得第一导电层6包含内表面64，其界定开口66以暴露主动层11的第一部分112的表面111。在一些实施例中，第一导电层6的内表面64与第一介电层4的内表面46及第二介电层5的第一部分51的表面511基本上共面。开口66的大小可与开口48的大小基本上相同。因此，第二导电层7进一步覆盖第一导电层6的内表面64及主动层11的第一部分112的表面111的所述部分。以此方式，第二导电层7可直接地电连接到且物理上接触第一导电层6及主动层11。
在一些实施例中，除如图1及图2中所展示的导通孔结构2的组件外，导通孔结构还可包含其它组件。图4说明根据本发明的一些实施例的导通孔结构2b的实例。图4的导通孔结构2b类似于如图2中所展示的导通孔结构2，除导通孔结构2b进一步包含第三介电层8及第一导电层6的第一部位68。第三介电层8位在第二介电层5上，且第二导电层7位在第三介电层8上。即，第三介电层8插置在第二介电层5与第二导电层7之间。第三介电层8的材料可与第二介电层5的材料相同或不同。第一导电层6的第一部位68从第一介电层4的开口48暴露。第三介电层8覆盖第二介电层5的第一部分51及第二部分52、第一介电层4的内表面46以及第一导电层6的第一部位68。在一些实施例中，第一导电层6的第一部位68包含内表面64a，其界定开口66a以暴露主动层11的表面111的部分，第一导电层6的内表面64a可与通孔34中的第三介电层8的表面81基本上共面。因此，第二导电层7覆盖第三介电层8的表面81、第一导电层6的内表面64a，以及主动层11的表面111的暴露部分。第二导电层7可直接地电连接到且物理上接触第一导电层6及主动层11。
图5说明根据本发明的一些实施例的包含导通孔结构2c的衬底结构1a的实例。图5的导通孔结构2c类似于如图2中所展示的导通孔结构2，除第二导电层7填充由第二介电层5的第一部分51的表面511、第一介电层4的中间部分43的内表面46及第一导电层6的第二表面62界定的空间。
在一些实施例中，多个衬底结构可堆叠在一起。图6说明根据本发明的一些实施例的包含多个衬底结构的堆叠结构6。图6的堆叠结构6包含一个衬底结构1以及多个衬底结构1b。图6的衬底结构1可与如图1中所展示的衬底结构1相同。衬底结构1b类似于如图1中所展示的衬底结构1，除焊料球14可被省略外。两个衬底结构1b堆叠在一起，且可在其之间安置至少一个焊料层16，以连接两个衬底结构1b中的上部者的主动层11及两个衬底结构1b中的下部者的第二导电层7。衬底结构1位在两个衬底结构1b上面，且在其之间安置至少另一焊料层16，以连接衬底结构1的主动层11及两个衬底结构1b中的上部者的第二导电层7。
图7到图19说明根据本发明的一些实施例的用于制造导通孔结构的方法的实例的各种阶段。在所说明实施例中，所述方法用于制造导通孔结构，例如图1及图2中所展示的导通孔结构2。参考图7，提供衬底1。衬底1包含基底材料3、第一介电层4及主动层11。基底材料3包含第一表面31以及与第一表面31相对的第二表面32。例如，基底材料3的材料可包含(例如)半导体材料(例如，硅)、玻璃、陶瓷、有机材料、金属(例如，cu、ni、ag/sn及pd)，或其两者或多于两者的组合。安置第一介电层4在基底材料3的第一表面31上。第一介电层4的材料可包含(例如)氧化物、氮化物或其中的两者或多者的组合。第一介电层4可包含第一表面41以及与第一表面41相对的第二表面42。第一介电层4的第二表面42面向基底材料3的第一表面31且位在所述第一表面31上。安置第一导电层6在第一介电层4上。第一导电层6的材料可包含(例如)导电金属，例如铜、铝或另一金属或金属合金、其它导电材料，或其中的两者或多于两者的组合。第一导电层6包含第一表面61以及与第一表面61相对的第二表面62。第一导电层6的第二表面62面向第一介电层4的第一表面41且位在其上。可任选地安置主动层11在第一导电层6的第一表面61上。
参考图8，形成光阻层(photoresistlayer)9在基底材料3上作为掩模且覆盖基底材料3的第二表面32。光阻层9界定至少一个开口91，其暴露基底材料3的第二表面32的一部分。
参考图9，对基底材料3进行干式蚀刻制程制程(dryetchingprocess)，其中光阻层9用作掩模。形成通孔34在基底材料3上对应于光阻层9的开口91的位置处，且贯穿基底材料3。第一介电层4的第二表面42的一部分暴露在通孔34中。
参考图10，通过例如剥除(stripping)来移除光阻层9。
参考图11，对第一介电层4进行第一部分蚀刻制程(firstpartialetchingprocess)，以便移除通孔34中第一介电层4的暴露部分的至少一部分。第一介电层4的厚度t3因此沿着从通孔34的侧面到通孔34的中心的方向减少，形成从侧壁341向下朝向通孔34的中心延伸的梯度表面44。在第一部分蚀刻制程之后，第一介电层4的暴露部分的剩余部分覆盖第一导电层6。例如，第一部分蚀刻制程减少通孔34中的第一介电层4的厚度t3，而未将第一介电层4完全蚀刻掉。第一部分蚀刻制程可进一步包含移除基底材料3的一部分，因此在基底材料3邻近于通孔34的顶部部分的边缘处形成倒角部分36。
由于第一部分蚀刻制程移除通孔34中的第一介电层4的暴露部分的一部分，而未将第一介电层4完全蚀刻掉，因此其处理时间t1可显著小于用于将通孔34中的第一介电层4的暴露部分完全蚀刻掉的制程的处理时间。因此，在第一部分蚀刻制程中移除的基底材料3的部分较小，且可减小倒角部分36的大小。例如，倒角部分36的表面361与基底材料3的第二表面32相交于点“a”处且与通孔34的侧壁341相交于点“b”处(如图2中所展示)。沿着基底材料3的第二表面32测量点“a”与通孔34的侧壁341之间的距离“x”(如图2中所显示)。在一些实施例中，距离“x”可为例如从约0.01μm到约10μm，从约0.01μm到约5μm，从约0.01μm到约2.25μm，从约0.01μm到约1μm，或从约0.01μm到约0.5μm。在一个实施例中，例如，0.01μm≤x≤2.25μm。沿着通孔34的侧壁341测量基底材料3的点“b”与第二表面32之间的距离“y”(如图2中所展示)。距离“y”可能大于或等于距离“x”。
参考图12，安置光致成像介电材料(photoimageabledielectricmaterial)(或光敏材料(photosensitivematerial))50在基底材料3上及通孔34中。光致成像介电材料50覆盖基底材料3的第二表面32及通孔的侧壁341，并填充通孔34。光致成像介电材料50可以薄膜形式提供或从液态形式凝固。例如，光致成像介电材料50可为负性作用材料。
参考图13，提供掩模56在光致成像介电材料50上面，且接着使光致成像介电材料50暴露于辐射源(例如，紫外线(uv)源)。
参考图14，在辐射之后，光致成像介电材料50通过显影剂(例如，有机溶剂)显影以形成第二介电层5。暴露于辐射的光致成像介电材料50的部分变得不可溶于显影剂，且光致成像介电材料50的未经暴露部分(对应于掩模的位置)溶解于显影剂中。因此，形成第二介电层5如图14中所展示。第二介电层5包含位在第一介电层4的梯度表面44上及通孔34的侧壁341上的第一部分51，以及位在基底材料3的第二表面32上的第二部分52。第二介电层5的第一部分51具有厚度t4，且第二介电层5的第二部分52具有厚度t5。在一个实施例中，t5可能大于t4。第二介电层5的第一部分51覆盖第一介电层4的梯度表面44的一部分，且界定中心孔53。因此，第一介电层4包含第一部分45，其暴露在中心孔53中且未被第二介电层5覆盖。
参考图15，进行第二部分蚀刻制程(secondpartialetchingprocess)以移除第一介电层4的第一部分45，以便形成第一介电层4的中间部分43。例如，第二介电层5用作用于蚀刻第一介电层4的掩模。在第二部分蚀刻制程之后，中间部分43的内表面46界定开口48，且第一导电层6的第一部分63的第二表面62的一部分未被第一介电层4覆盖且暴露在开口48中。形成第二介电层5的第一部分51的表面511及第一介电层4的内表面46且彼此基本上共面。因此，形成导通孔结构2。
第二部分蚀刻制程进一步包含移除第二介电层5的第一部分51的一部分及第二介电层5的第二部分52的一部分。在所述制程之后，第二介电层5的第一部分51的剩余部分具有厚度t1，且第二介电层5的第二部分52的剩余部分具有厚度t2。从第二介电层5的第一部分51移除的部分的厚度可定义为(t4-t1)，且从第二介电层5的第二部分52移除的部分的厚度可定义为(t5-t2)。从第二介电层5的第一部分51移除的部分的厚度(t4-t1)可小于从介电层5的第二部分52移除的部分的厚度(t5-t2)。在一些实施例中，第二介电层5的第二部分52的厚度t2可为例如第二介电层5的第一部分51的厚度t1的约5％到约60％，约10％到约50％，或约15％到约50％。例如，第二介电层5的第一部分51的厚度t1可为(例如)约1μm到约30μm，约2μm到约20μm，约5μm到约15μm，或约7μm到约15μm，且第二介电层5的第二部分52的厚度t2可为(例如)约0.1μm到约20μm，约0.2μm到约15μm，约0.5μm到约12μm，或约1μm到约11μm。在一些实施例中，第二介电层5的第二部分52的表面粗糙度(ra)可为例如约0.001μm到约0.1μm，约0.002μm到约0.05μm，约0.005μm到约0.03μm，或约0.008μm到约0.026μm。
图16说明图15中的区域b的放大图。在上文所描述的方法，在第一部分蚀刻制程之前的第一介电层的厚度定义为t3。在第一部分蚀刻制程期间移除的第一介电层4的一部分的厚度定义为te1，且在第二部分蚀刻制程期间被移除的第一介电层4的另一部分的厚度定义为te2。第一部分蚀刻制程期间的第一介电层4的蚀刻速率定义为eo1，且第二部分蚀刻制程期间的第一介电层4的蚀刻速率定义为eo2。第一部分蚀刻制程的处理时间定义为t1，且第二部分蚀刻制程的处理时间定义为t2。因此，在第一部分蚀刻制程之前的第一介电层4的厚度t5可表达为如下的方程式(1)。
t3＝te1+te2＝eo1×t1+eo2×t2(1)
第二部分蚀刻制程之前的第二介电层5的第二部分52的厚度定义为t5，且第二部分蚀刻制程之后的第二介电层5的第二部分52的剩余部分的厚度定义为t2。第二部分蚀刻制程期间的第二介电层5的蚀刻速率定义为epa。因此，厚度t2可表达为如下的方程式(2)。
t2＝t5-epa×t2(2)
基于暴露考虑，第二部分蚀刻制程之后的第二介电层5的第二部分52的剩余部分的厚度t2可等于或大于预定值，因此上述方程式(2)经修改为如下的方程式(3)。
t2≤(t2-t5)/epa(3)
另外，在第一部分蚀刻制程期间被移除的第一介电层4的所述部分的厚度te1可等于或小于第一部分蚀刻制程之前的第一介电层4的厚度t3，其表达为如下的方程式(4)。
t1×eo1≤t3或t1≤t3/eo1(4)
将方程式(1)组合到上文的方程式(4)，第一部分蚀刻制程的处理时间t1的处理窗(processwindow)可表达为如下的方程式(5)。
t3/eo1≥t1≥{t3-eo2×[(t5-t2)/epa]}/eo1(5)
根据一般蚀刻原理，点“a”与通孔34的侧壁341之间的“x”可表达为处理时间t1的函数，如下文的方程式(6)中所展示。在方程式(6)中，“c”及“d”各自表示常数。
x＝d×t1+c(6)
组合上述的方程式(5)及方程式(6)，距离“x”的适当范围展示为如下的方程式(7)。
c+d×t3/eo1≥x≥c+d×{t3-eo2×[(t5-t2)/epa]}/eo1(7)
常数“c”及“d”可通过实验获得。第一介电层t5的厚度为预定的，且可获得速率eo1、eo2以及epa。因此，值“x”可用作用于评估第一导电层6的蚀刻状态(例如，剩余部分的厚度)的指标。例如，在一些实施例中，常数“c”可为例如约0.1、约0.2或约0.5，且常数“d”可为约0.001、约0.005、约0.008或约0.01。在一些实施例中，距离“x”的范围可为例如从约0.01μm到约10μm，从约0.01μm到约5μm，从约0.01μm到约2.25μm，从约0.01μm到约1μm，或从约0.01μm到约0.5μm。在一个实施例中，例如，0.01μm≤x≤2.25μm。
参考图17，在一些实施例中，可形成第二导电层7于第二介电层5上且物理上接触第一导电层6的第一部分63。第二导电层7的材料包含(例如)导电金属，例如铜或另一金属或金属合金、其它导电材料，或其中的两者或多者的组合。在一些实施例中，第二导电层7位在第二介电层5的第二部分52上且延伸到通孔34中，以便覆盖第二介电层5的第一部分51的表面511，第一介电层4的内表面46，以及第一导电层6的第一部分63的第二表面62的所述部分。
参考图18，接着形成钝化层12在第二导电层7及第二介电层5上，且填充由通孔34中的第二导电层7界定的空间。钝化层12的材料可包含例如ncf、ncp，或其组合。钝化层12界定一或多个开口121以暴露第二导电层7的部分。
参考图19，形成ubm层13在每一开口121中以接触暴露的第二导电层7。接着，形成焊料球14在ubm层13上，因此形成如图1及图2中所展示的衬底结构1及导通孔结构2。
图20及图21说明根据本发明的一些实施例的用于制造导通孔结构的方法的实例的各种阶段。在所说明的实施例中，所述方法用于制造导通孔结构，例如图3中所展示的导通孔结构2a。所说明的制程的初始阶段可与图9到图14中所说明的阶段相同。图20描绘在图14中所描绘的阶段之后的阶段。参考图20，进行第二部分蚀刻制程以移除第一介电层4的第一部分45及第一导电层6的第一部分63。例如，第二介电层5用作用于蚀刻第一介电层4及第一导电层6的掩模。在第二部分蚀刻制程之后，形成第一介电层4的中间部分43。中间部分43的内表面46界定开口48。此外，第一导电层6因此包含内表面64，其界定开口66以暴露主动层11的第一部分112的表面111。开口66的大小可与开口48的大小基本上相同。形成第二介电层5的第一部分51的表面511、第一介电层4的内表面46及第一导电层6的内表面64且彼此基本上共面。因此，形成导通孔结构2a。
第二部分蚀刻制程还可包含移除第二介电层5的第一部分51的一部分及第二介电层5的第二部分52的一部分。在所述制程之后，第二介电层5的第一部分51的剩余部分具有厚度t1，且第二介电层5的第二部分52的剩余部分具有厚度t2。从第二介电层5的第一部分51移除的部分的厚度定义为(t4-t1)，且从第二介电层5的第二部分52移除的部分的厚度定义为(t5-t2)。从第二介电层5的第一部分51移除的部分的厚度(t4-t1)小于从介电层5的第二部分52移除的部分的厚度(t5-t2)。在一些实施例中，第二介电层5的第二部分52的厚度t2可为例如第二介电层5的第一部分51的厚度t1的约5％到约60％，约10％到约50％，或约15％到约50％。例如，第二介电层5的第一部分51的厚度t1可为(例如)约1μm到约30μm，约2μm到约20μm，约5μm到约15μm，或约7μm到约15μm，且第二介电层5的第二部分52的厚度t2可为(例如)约0.1μm到约20μm，约0.2μm到约15μm，约0.5μm到约12μm，或约1μm到约11μm。在一些实施例中，第二介电层5的第二部分52的表面粗糙度(ra)为例如约0.001μm到约0.1μm，约0.002μm到约0.05μm，约0.005μm到约0.03μm，或约0.008μm到约0.026μm。
参考图21，在一些实施例中，可形成第二导电层7在第二介电层5上且物理上接触主动层11的第一部分112。第二导电层7的材料包含(例如)导电金属，例如铜或另一金属或金属合金、其它导电材料，或其中的两者或多于两者的组合。在一些实施例中，第二导电层7位在第二介电层5的第二部分52上且延伸到通孔34中，以便覆盖第二介电层5的第一部分51的表面511，第一介电层4的内表面46，第一导电层6的内表面64及主动层11的第一部分112的表面111。
接着，类似于图18中所说明的阶段，形成钝化层12在第二导电层7及第二介电层5上，且填充由通孔34中的第二导电层7界定的空间。钝化层12的材料可包含例如ncf、ncp，或其组合。钝化层12界定一或多个开口121以暴露第二导电层7的部分。
接着，类似于图19中所说明的阶段，形成ubm层13在每一开口121中以接触所暴露第二导电层7。接着，形成至少一个焊料球14在ubm层13上，因此形成如图3中所展示的导通孔结构2a。
在一些实施例中，再次参考图15，第一介电层4具有内表面46以界定开口48，且可在制程期间移除第一导电层6暴露在开口48中的第一部分63。在一些实施例中，然而，如果第二部分蚀刻制程的处理时间t2长于预定值，那么第一导电层6的一部分也可能被移除。例如，可能将移除第一导电层6暴露在开口48中的第一部分63，从而形成如图20中所展示的导通孔结构。第一导电层6包含暴露在通孔34中的内表面64。接着，形成第二导电层7及钝化层8，因此形成如图3中所展示的导通孔结构2a。第二导电层7接触第一导电层6的内表面64且电连接到第一导电层6。因此，第二介电层的第一部分不覆盖第一介电层的内表面及第一导电层的内表面。因此，第二导电层可电连接到且可物理上接触第一导电层的内表面。
除非另有规定，例如“在…上面”、“在…下面”、“上”、“左”、“右”、“下”、“顶部”、“底部”、“垂直”、“水平”、“侧面”、“较高”、“下部”、“上部”、“在…上方”、“在…下方”等等的空间描述是相对于图中所展示的定向指示。应理解，本文中所使用的空间描述是仅出于说明的目的，且本文中所描述的结构的实际实施方案可以任一定向或方式进行空间布置，只要此布置不背离本发明的实施例的优点。
如本文中所使用，术语“大约”、“基本上”、“基本”、及“约”被用于描述及考虑小变化。在结合事件或情形使用时，所述术语可是指其中确切地发生事件或情形的例子以及其中近似地发生事件或情形的例子。举例来说，当结合数值使用时，所述术语可是指小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％，或小于或等于±0.05％。举例来说，如果两个数值之间的差小于或等于所述值的平均值的±10％(例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％，或小于或等于±0.05％)，那么所述值可被认为基本上相同或相等。
如果两个表面之间的位移不大于5μm，不大于2μm，不大于1μm，或不大于0.5μm，那么两个表面可被认为共面或基本上共面。
另外，数量、比率及其它数值有时在本文中以范围格式呈现。应理解，此范围格式是出于便利及简洁起见而使用且应灵活地理解为包含明确规定为范围的限制的数值，而且还包含所述范围内囊括的所有个别数值或子范围，犹如每一数值及子范围是明确规定的。
虽然已参考本发明的特定实例描述并说明本发明，但这些描述及说明并非限制性。所属领域的技术人员应理解，在不背离如随附权利要求书所界定的本发明的真实精神及范围的情况下，可做出各种改变且可替代等效物。说明可不必按比例绘制。由于制造过程及容差，因此本发明中的精巧呈现与实际设备之间可存在差异。可存在本发明的未具体说明的其它实施例。说明书及图式应视为说明性而非限制性。可进行修改以使特定情况、材料、物质组合物、方法或制程适应本发明的目的、精神及范围。所有此些修改意欲属于随附的权利要求书的范围内。虽然已参考以特定次序执行的特定操作来描述本文中所揭示的方法，但应理解，可在不背离本发明的教示的情况下将这些操作组合、细分或重新排序以形成等效方法。因此，除非本文中特别指明，否则操作的次序及分组并非本发明的限制。