本发明是关于一种封装板，特别是一种用于发光二极体(LED)的封装板。
背景技术：
为提升半导体装置产能效率以及节省制作成本，通常于一封装架体上以阵列的形式设置多个导电元件，并于一次的制程中同时完成多数个导电元件的封装。最后，再以单元分割作业(Singulation)分离成单独元件。然而，在对多个导电元件进行封装时，容易有溢胶的现象严重影响元件包含封装及导电等效果，因而降低制程的合格率。
技术实现要素：
本发明的一目的是在提供一种封装板，其可提升半导体装置产能效率以及节省制作成本。
本发明的另一目的是在提供一种封装板，其可解决封装时容易产生的溢胶现象。
本发明的再一目的是在提供一种封装板，其可提供分割作业的定位标记，以提高分割精准度。
为达成上述的目的，本发明提供一种封装板，其包括一封装架体以及一封装体。封装架体具有一第一表面以及一第二表面，且定义有至少一功能区以及一非功能区。非功能区位于各该功能区外围。其中，该功能区具有多个导电体。各该导电体具有一第一连接面以及一第二连接面，且所述多个导电体之间具有一封装流道。该非功能区具有至少一注料通道，该注料通道具有一注料口、一出料口以及连接该注料口与该出料口的一第一连通槽。该注料口与该出料口是位于该第一表面，且该出料口是与该功能区的该封装流道相通。
另外，封装体是填充于该非功能区的该注料通道以及该功能区的该封装流道。其中，各该导电体的该第一连接面以及该第二连接面外露于该封装体。
在本发明中，该非功能区还包括至少一溢料通道，各该溢料通道具有一溢料口以及一第二连通槽，该溢料口是位于该第一表面，而该第二连通槽是位于该第二表面，且与该封装流道相通，而该封装体填充于该溢料通道。
在本发明中，该非功能区中填充该封装体的各该溢料口为一第一切割定位标记，所述第一切割定位标记位于该功能区外围。
在本发明中，该第一切割定位标记位于该第一表面。
在本发明中，该功能区的数量至少为二个，而所述功能区之间设有该非功能区，所述功能区之间的该非功能区其该第二连通槽是分别与所述功能区的该封装流道相通。
在本发明中，该非功能区中填充该封装体的各该溢料口为一第二切割定位标记，所述第二切割定位标记位于所述功能区之间。
在本发明中，所述第一切割定位标记以及所述第二切割定位标记位于该第一表面。
在本发明中，该非功能区更具有一暂存槽，其中暂存槽包括至少一暂存溢料口以及一暂存连通槽，该暂存溢料口是位于该第一表面，而该暂存连通槽是位于该第二表面，且与该封装流道相通，而该封装体末端残料可填充于该暂存槽。
在本发明中，该暂存溢料口为一第一延伸定位标记，该第一延伸定位标记位于该第一表面。
在本发明中，该暂存连通槽为一第二延伸定位标记，该第二延伸定位标记位于该第二表面。
在本发明中，该第一连接面以及该第二连接面为平面，而该第一连接面以及该第二连接面之间的该导电体由多个弧形结构面所构成。
基于上述，本发明的封装板是定义了具有多个导电体的功能区以及位于功能区外围的非功能区。其中，于导电体之间设置封装流道，并于非功能区设置与封装流道相通的注料通道。如此一来，封装体即可有效填充于非功能区的注料通道以及功能区的封装流道，以提升半导体装置产能效率以及节省制作成本。
此外，本发明还于非功能区设置溢料通道，进而解决封装时容易产生的溢胶现象。另一方面，本发明还以溢料通道的溢料口作为切割定位标记，大幅提高了单元分割作业的分割精准度。
附图说明
图1A绘示本发明一实施例的封装板其封装架体的示意图；
图1B绘示图1A的封装架体于另一视角的示意图；
图2A绘示图1A的封装架体于I-I’线的剖视图；
图2B绘示图2A的封装架体填充封装体后的示意图；
图3绘示图1A的封装架体在填充封装体后于II-II’线的剖视图。
具体实施方式
为更了解本发明的技术内容，特举较佳具体实施例说明如下。
图1A绘示本发明一实施例的封装板其封装架体的示意图。图1B绘示图 1A的封装架体于另一视角的示意图。图2A绘示图1A的封装架体于I-I’线的剖视图。图2B绘示图2A的封装架体填充封装体后的示意图。图3绘示图1A 的封装架体在填充封装体后于II-II’线的剖视图。请同时参考图1A、图1B、图2A、图2B与图3，在本实施例中，封装板10包括一封装架体100以及一封装体200。其中，封装体200是于图2B与图3中呈现。以下，将先针对封装架体100做详细说明。
在本实施例中，封装架体100具有一第一表面100A以及一第二表面100B，且封装架体100还定义有至少一功能区110以及一非功能区120。本实施例是以二个功能区110为例作说明，且非功能区120是位于各功能区110外围。此外，本实施例的功能区110是具有多个导电体112，这些导电体112之间是具有一封装流道114。其中，每一个导电体112具有一第一连接面112A以及一第二连接面112B。第一连接面112A以及第二连接面112B例如为平面，而第一连接面112A以及第二连接面112B之间的导电体112例如是由多个弧形结构面C所构成。
另一方面，非功能区120是具有至少一注料通道122。其中，注料通道122 具有一注料口122A、一出料口122B以及连接注料口122A与出料口122B的一第一连通槽122C。此外，注料口122A与出料口122B是位于第一表面100A，且出料口122B是与功能区110的封装流道114相通。
特别的是，在本实施例中，如图2B与图3所示的封装体200是填充于非功能区120的注料通道122以及功能区110的封装流道114。其中，每一个导电体112的第一连接面112A以及第二连接面112B是外露于封装体200。如此一来，第一连接面112A以及第二连接面112B即可在后续的半导体制程中与其他元件连接。
另一方面，本实施例的非功能区120还包括至少一溢料通道124，溢料通道124是具有一溢料口124A以及一第二连通槽124B。在本实施例中，溢料口124A是位于第一表面100A，而第二连通槽124B是位于第二表面100B，且与封装流道114相通，而封装体200则例如是填充于溢料通道124。
在一较佳实施例中，功能区110的数量至少为二个，而这些功能区110 之间例如设有非功能区120。其中，这些功能区110之间的非功能区120其第二连通槽124B是分别与这些功能区110的封装流道114相通。值得一提的是，本实施例例如是将非功能区120中填充封装体200的溢料口124A作为切割定位标记。其中，位于功能区110外围的切割定位标记例如是定义为第一切割定位标记S1，而位于这些功能区110之间的切割定位标记例如是定义为第二切割定位标记S2。上述这些第一切割定位标记S1以及第二切割定位标记S2例如是位于第一表面100A。如此一来，本实施例除了利用溢料通道的设计来解决封装时容易产生的溢胶现象之外，亦以溢料口作为切割定位标记的设计来大幅提高单元分割作业的分割精准度。
此外，本实施例的非功能区120还具有一暂存槽126。特别的是，本实施例的暂存槽126例如是包括至少一暂存溢料口126A以及一暂存连通槽126B。其中，暂存溢料口126A是位于第一表面100A，而暂存连通槽126B是位于第二表面100B，且与封装流道114相通，而封装体200末端残料例如是可填充于暂存槽126。
在本实施例中，暂存溢料口126A可定义为一第一延伸定位标记E1，而暂存连通槽126B可定义为一第二延伸定位标记E2。其中，第一延伸定位标记 E1是位于第一表面100A，而第二延伸定位标记E2是位于第二表面100B。如此一来，在封装架体100完成封装体200的填充之后，无论是在第一表面100A 或是在第二表面100B上皆会存在定位标记来辅助后续的单元分割作业，大幅提高了单元分割作业的分割精准度。
综上所述，本发明的封装板是定义了具有多个导电体的功能区以及位于功能区外围的非功能区。其中，于导电体之间设置封装流道，并于非功能区设置与封装流道相通的注料通道。如此一来，封装体即可有效填充于非功能区的注料通道以及功能区的封装流道，以提升半导体装置产能效率以及节省制作成本。
此外，本发明还于非功能区设置溢料通道，并利用溢料通道的溢料口作为切割定位标记，进而同时解决封装时容易产生的溢胶现象以及单元分割作业不精确的问题。换言之，本发明除了解决封装时容易产生的溢胶现象之外，亦大幅提高了单元分割作业的分割精准度。
需注意的是，上述仅为实施例，而非限制于实施例。譬如此不脱离本发明基本架构者，皆应为本专利所主张的权利范围，而应以权利要求书为准。