一种晶圆级封装线路层互连集成电感及其制造方法与流程

本发明涉及集成电路片上晶圆级封装技术领域，尤其涉及一种晶圆级封装线路层互连集成电感及其制造方法。

背景技术：

随着各类移动消费类电子产品的迅猛发展，如何实现产品更持久的使用，优化产品的电源管理系统，进一步减小电源控制电路的尺寸、降低产品的功耗变得越来越重要。

如今的多芯片处理器多采用动态电压频率调节系统(dvfs)来工作，即以一个电压为基准电压，然后在该电压附近根据实际使用情况动态进行电压调节。dvfs一般通过电源管理芯片(pmic)来完成，目前广泛使用的独立电源管理芯片与计算芯片间的信号传递时间一般处于10μs的水平，减小这个传输时间将减少系统约20％左右的功耗损失，如果能将电源管理芯片与运算芯片进行集成或者作为统一系统进行封装，两者间的传输时间将减小到100ns的水平。

为了实现电源管理芯片与计算芯片间的集成需要相关的可集成电感器和电容器。相比于可集成电感器，可集成电容器在业界已经非常成熟和完善，为了解决上述集成化的问题，症结在于可集成电感的设计与实现。目前应用于电源控制系统的电感主要是smt气芯电感，然而这种电感是贴装在pcb系统板上，远离芯片，并占用大量的pcb面积。另外，pcb上smt电感和芯片之间的互连传输线电阻带来的功耗损失，使它们并不能很好的形成集成电源系统。

因此，急需一种新型的晶圆级封装线路层互连集成电感至少部分的解决上述现有技术中存在的问题。

技术实现要素：

针对现有技术中存在的问题，根据本发明的一个实施例，提供一种晶圆级封装线路层互连集成电感结构，包括：晶圆；设置在所述晶圆表面的绝缘层；位于所述绝缘层上的第一金属；覆盖于所述第一金属及所述绝缘层的第一有机介质层；位于所述第一有机介质层上的第二金属和第三金属；覆盖于所述第二金属、第三金属以及所述第一有机介质层上的第二有机介质层，以及电连接到所述第一金属和第三金属，并在第二有机介质层表面形成导电线路的互连金属。

在本发明的一个实施例中，所述第一金属和所述互连金属以所述第一金属和所述第三金属为两级，构成导电回路。

在本发明的一个实施例中，所述晶圆为已完成芯片器件制作的硅片。

在本发明的一个实施例中，所述绝缘层的材料为二氧化硅、氮化硅、树脂或聚酰亚胺。

在本发明的一个实施例中，所述第一有机介质和所述第二有机介质的材料为聚酰亚胺pi。

在本发明的一个实施例中，所述第二金属为磁导率大于1的材料。

在本发明的一个实施例中，所述第三金属为磁导率小于1的材料。

在本发明的另一个实施例中，提供一种晶圆级封装线路层互连集成电感结构的制造方法，包括：在晶圆表面形成晶圆表面绝缘层；在晶圆表面绝缘层上制作第一金属；在第一金属及晶圆表面绝缘层的裸露表面上形成第一有机介质层；在第一有机介质层上形成第二金属；在第一有机介质层上形成第三金属；在第二金属、第三金属及第一有机介质层的裸露表面上形成第二有机介质层；刻蚀第二有机介质层及第一有机介质层，以形成电互连开口，以及在电互连开口及对应的第二有机介质层上形成导电互连金属。

在本发明的另一个实施例中，制作第一金属进一步包括：光刻形成第一金属图形；形成粘附层及电镀种子层；电镀铜至高于光刻形成的图形台阶；化学机械抛光多余铜层，形成第一金属，以及去除光刻胶。

在本发明的另一个实施例中，形成第一有机介质层进一步包括：旋涂液体聚酰亚胺pi覆盖第一金属及晶圆表面绝缘层的裸露表面；固化pi；化学机械抛光平整化已固化的pi。

在本发明的另一个实施例中，形成的所述第二金属为磁导率大于1的顺磁材料。

在本发明的另一个实施例中，形成的所述第三金属为磁导率小于1的抗磁材料。

本发明提供的一种晶圆级封装线路层互连集成电感结构以及其制造方法。相比于其他种类的电感及其制作方法，其主要特点是，在电感制备过程中引入了聚酰亚胺(pi)作为有机介质，起到优良的包覆绝缘效果；选取磁导率大于1的顺磁材料作为磁芯介质增强电感值，并使用抗磁性导电材料作为rdl及电极材料，减少对电感性能的影响及潜在的干扰。同时，本发明提供的一种用于片上集成的磁芯电感结构还具有以下优势：

1)在芯片做晶圆级封装的过程中，利用多层再布线工艺集成电感，互连线路短，对电流变化反应灵敏，容易保持芯片供电稳定

2)电感与芯片实现三维集成，系统尺寸小，节约15％～35％的面积。

附图说明

为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。

图1示出根据本发明的一个实施例的一种晶圆级封装线路层互连集成电感结构100的剖面投影示意图。

图2a至图2h示出根据本发明的一个实施例形成晶圆级封装线路层互连集成电感结构100的过程剖面投影示意图。

图3示出的是根据本发明的一个实施例形成晶圆级封装线路层互连集成电感结构100的流程图。

具体实施方式

在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。

在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。

需要说明的是，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。

本发明提供的晶圆级封装线路层互连集成电感结构属于片上集成电感，该电感结构可以用于制备小体积、高性能单片集成电压控制器，后者可广泛应用于各种电子产品的电源系统中。本发明提供的一种用于片上集成的磁芯电感结构的制造方法是一种可完全与cmos工艺兼容的用于片上集成的磁芯电感制备工艺，该工艺可方便快速实现芯片电感与其他电压控制电路的集成制造。

下面结合图1来详细描述根据本发明的一个实施例的一种晶圆级封装线路层互连集成电感结构。图1示出根据本发明的一个实施例的一种晶圆级封装线路层互连集成电感结构100的剖面投影示意图。如图1所示，该晶圆级封装线路层互连集成电感结构100进一步包括晶圆110；晶圆表面绝缘层120；第一金属130；第一有机介质层140；第二金属150；第三金属160；第二有机介质层170、互连金属190。

在本发明的一个实施例中，晶圆110为已经制作完成芯片的晶圆，其中芯片可以是cmos芯片，如cmos电源管理芯片等，下文中以cmos芯片为例进行描述，然而本领域的技术人员应该理解，本发明的保护范围不限于cmos芯片，例如，晶圆110还可以是双极芯片或其他类型的芯片的晶圆。

晶圆表面绝缘层120位于c晶圆110的表面，其材质可以为二氧化硅、氮化硅、树脂、聚酰亚胺pi等绝缘材料，晶圆表面绝缘层120的形成方法包括但不限于沉积、旋涂、粘贴等，晶圆表面绝缘层120用于电绝缘cmos芯片与后续rdl电路及电感结构。

第一金属130位于与晶圆表面绝缘层120的紧邻晶圆110面的相对面上，第一金属130为相互平行的导电线路结构。第一金属130的材料可以采用电导率与铜相同或更高的导体材料，一般为铜，但本领域的技术人员应该认识到，其他的导电材料，如铝、重掺杂半导体材料等都可以作为第一金属130的材料，第一金属130一般通过种子层沉积、光刻形成图形、电镀、刻蚀等加成法工艺形成，当然也可以通过整体沉积金属层后进行图形化减成工艺形成，具体制备工艺并非本专利的发明要点，在此不再赘述。

第一有机介质层140位于第一金属130之上，并覆盖整个第一金属130。在本发明的具体实施例中，第一有机介质层140为pi材料，由于pi材料具有优良的绝缘、液态覆盖等特性。通过旋涂、固化、平整化(化学机械抛光cmp)等工艺步骤后，能够形成最优化的第一有机介质层140。

第二金属150位于第一金属130之上，并与第一金属130平行。第二金属150为顺磁材料，其磁导率需要大于1，以在后续的电感制作完成后，成为电感产生的磁场的良导体。第二金属150可以通过金属层沉积后，再进行图形化刻蚀形成；也可以通过光刻形成牺牲层图形后，整体沉积，然后去除牺牲层形成；还可以通过种子层沉积、光刻图形、电镀，然后去除光刻胶及多余种子层形成。虽然以上描述了多种形成第二金属150的方法，但本发明的目的是形成类似磁导率大于1的金属结构。

第三金属160也同样位于第一金属130之上。第三金属160为抗磁性物质，其磁导率需要小于1，以在后续的电感制作完成后，为电感产生的磁场的不良导体。第三金属160可以通过金属层沉积后，再进行图形化刻蚀形成；也可以通过光刻形成牺牲层图形后，整体沉积，然后去除牺牲层形成；还可以通过种子层沉积、光刻图形、电镀，然后去除光刻胶及多余种子层形成。以上描述了多种形成第三金属160的方法，本发明的目的是形成类似磁导率小于1的金属结构。

第二有机介质层170位于第二金属150和第三金属160之上，并覆盖整个第二金属150、第三金属160以及第一有机介质层140的裸露表面。在本发明的具体实施例中，第二有机介质层170也可以是pi材料，也可以通过旋涂、固化、平整化(化学机械抛光cmp)等工艺形成。

互连金属190穿透第二有机介质层170和第一有机介质层140的对应位置连通到第一金属和第三金属，并在第二有机介质层170的表面形成导电线路，实现第一金属和第三金属的连通。第一金属和第三金属分别作为电路的两极与外界电路连接。互连金属190一般通过电镀等工艺形成，其材料一般为铜。但通过其他工艺(如通过沉积、掺杂、印刷等)或者材料(如铝等其他金属材料或者重掺杂的半导体材料等)形成的相同的互连金属结构也在本发明的保护范围之内。

下面结合图2a至图2h以及图3来详细描述形成晶圆级封装线路层互连集成电感结构100的过程。图2a至图2h示出根据本发明的一个实施例形成晶圆级封装线路层互连集成电感结构100的过程剖面投影示意图。图3示出的是根据本发明的一个实施例形成晶圆级封装线路层互连集成电感结构100的流程图300。

首先，在步骤301，如图2a所示，在晶圆110的表面形成晶圆表面绝缘层120。晶圆表面绝缘层120其材质可以为二氧化硅、氮化硅、树脂、聚酰亚胺、pi等绝缘材料，绝缘层102的形成方法包括但不限于沉积、旋涂、粘贴等，晶圆表面绝缘层120用于将cmos芯片与后续rdl电路及电感结构隔离。在本发明的一个实施例中，绝缘层102的形成方法为在晶圆表面上沉积足够厚的二氧化硅或氮化硅层，例如1～5μm厚。

然后，在步骤302，如图2b所示，在步骤301形成的晶圆表面绝缘层120上，制作第一金属130。第一金属130的材料可以采用电导率与铜相同或更高的导体材料，一般为铜，但本领域的技术人员应该认识到，其他的导电材料，如铝、重掺杂半导体材料等都可以作为第一金属130的材料，第一金属130一般通过种子层沉积、光刻形成图形、电镀、刻蚀等加成法工艺形成，当然也可以通过整体沉积金属层后进行图形化刻蚀的减成工艺形成。在本发明的一个具体实施例中，第一金属130的形成步骤进一步包括：1)在晶圆表面绝缘层120上涂布光刻胶，光刻出第一金属130的图形，固化后胶厚为5μm；2)完成图形后，溅射一次薄ti粘附层，然后溅射铜种子层。采用电镀的方法增加种子铜层的厚度至5.5μm，厚度大于胶厚即可；3)采用化学机械抛光(cmp)抛光铜镀层，将高于5μm的所有铜层和ti层全部去除掉。

接下来，在步骤303，如图2c所示，在步骤302形成的第一金属130及晶圆表面绝缘层120的裸露表面上形成第一有机介质层140。第一有机介质层140为pi材料，由于pi材料具有优良的绝缘、液态覆盖等特性。通过旋涂、固化、平整化(化学机械抛光cmp)等工艺步骤后，能够形成最优化的第一有机介质层140。具体的形成工艺为：首先在第一金属130及晶圆表面绝缘层120的裸露表面上旋涂液态的pi材料，然后进行固化，最后对固化后的pi介质材料进行表面平整化，即进行化学机械抛光(cmp)工艺，使第一有机介质层140的上表面平整化。

然后，在步骤304，如图2d所示，在第一有机介质层140上形成磁导率大于1的第二金属150。第二金属150位于第一金属130之上，并通过第一有机介质层140与第一金属130绝缘隔离，第二金属150结构与第一金属130平行。第二金属150的材料为顺磁材料，其磁导率需要大于1，以在后续的电感制作完成后，成为电感产生的磁场的良导体。第二金属150的材料可以为硅钢材料、镍铁材料等。

第二金属150可以通过金属层沉积后，再进行图形化刻蚀形成；也可以通过光刻形成牺牲层图形后，整体沉积，然后去除牺牲层形成；还可以通过种子层沉积、光刻图形、电镀，然后去除光刻胶及多余种子层形成。

接下来，在步骤305，如图2e所示，在第一有机介质层140上形成磁导率小于1的第三金属160。第三金属160也位于第一金属130之上，并通过第一有机介质层140与第一金属130绝缘隔离。第三金属160的材料为抗磁材料，其磁导率需要小于1，以在后续的电感制作完成后，成为电感产生磁场的不良导体。第三金属160的材料可以为铜、银等。

与第二金属150形成的方法类似，第三金属160也可以通过金属层沉积后，再进行图形化刻蚀形成；也可以通过光刻形成牺牲层图形后，整体沉积，然后去除牺牲层形成；还可以通过种子层沉积、光刻图形、电镀，然后去除光刻胶及多余种子层形成。

然后，在步骤306，如图2f所示，在步骤304形成的第二金属150、步骤305形成的第三金属160及第一有机介质层140的裸露表面上形成第二有机介质层170。第二有机介质层170与第一有机介质层140一样，为pi材料。具体的形成工艺为：首先在步骤304形成的第二金属150、步骤305形成的第三金属160及第一有机介质层140的裸露表面上旋涂液态的pi材料，然后进行固化，最后对固化后的pi介质材料进行表面平整化，即进行化学机械抛光(cmp)工艺，使第二有机介质层170的上表面平整化。

接下来，在步骤307，如图2g所示，刻蚀第二有机介质层170及第一有机介质层140，裸露出第一金属130和第三金属160的对应位置，形成后续的电互连开口180。具体的刻蚀工艺包括制作图像化刻蚀掩膜、刻蚀有机介质、去除刻蚀掩膜等步骤。

最后，在步骤308，如图2h所示，通过通孔填充及rdl图形互连工艺在电互连开口及对应的第二有机介质层170位置形成导电互连金属190。互连金属190穿透第二有机介质层170和第一有机介质层140的对应位置连通到第一金属和第三金属，并在第二有机介质层170的表面形成导电线路，实现第一金属和第三金属的连通。第一金属和第三金属分别作为电路的两极与外界电路连接。互连金属190一般通过电镀等工艺形成，其材料一般为铜。

至此，上述形成的第一金属130和互连金属190以第一金属130和第三金属160的对应位置为两级，形成环形导电回路，磁芯材料位于环形导电回路之中，从而形成晶圆级封装线路层互连集成电感结构100。

通过上述工艺方法制作形成的晶圆级封装线路层互连集成电感结构可以很好地和目前的cmos工艺兼容，该工艺方案将将电感制备进cmos芯片的beol中，为实现节能、小型、集成度高、高速、低成本的pmiv系统奠定了良好的基础。容易实现电感集成进电源控制系统，进而将电源控制系统与运算芯片进行集成的目标。

本发明提供的一种晶圆级封装线路层互连集成电感结构以及其制造方法。相比于其他种类的电感及其制作方法，其主要特点是，在电感制备过程中引入了pi作为有机介质，起到优良的包覆绝缘效果；选取磁导率大于1的顺磁材料作为磁芯介质增强电感感值，并使用抗磁性导电材料作为rdl及电极材料，减少对电感性能的影响及潜在的干扰。同时，本发明提供的一种用于片上集成的磁芯电感结构还具有以下优势：

1)在芯片做晶圆级封装的过程中，利用多层再布线工艺集成电感，互连线路短，对电流变化反应灵敏，容易保持芯片供电稳定

2)电感与芯片实现三维集成，系统尺寸小，节约15％～35％的pcb面积。

尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。