一种SiC基UMOSFET的制备方法及SiC基UMOSFET与流程

本发明涉及半导体器件技术领域。更具体地，涉及一种sic基umosfet(沟槽型mosfet，u-shapedmetal-oxide-semiconductorfield-effecttransistor)的制备方法及sic基umosfet。

背景技术：

sic是一种宽禁带半导体材料，具有高饱和电子迁移率、高击穿电场强度、以及高热导率等优点，特别适合应用于高压、大电流、高温、高辐射等环境。

作为一种开关器件，sic基金属-氧化物半导体场效应晶体管(mosfet-metal-oxide-semiconductorfield-effecttransistor)较同等电气级别的si基绝缘栅双极型晶体管(igbt-insulatedgatebipolartransistor)具有更高的工作频率，更低的功耗。因此，sic基mosfet被广泛用于逆变器、光伏、风电、轨道列车、航空、直流高压电力传输等领域，并且随着电气等级的不断提高，sic基半导体器件的应用优势越发显著。

作为开关器件的sic基mosfet从结构上主要分为两类，一类是平面型，一类是沟槽型。平面型mosfet是通过在sic外延层上选择注入离子形成p掺杂区和n+区，直接通过高温热生长在外延层表面生长一层氧化层，然后在氧化层上淀积一层多晶硅并将多晶硅图形化处理后形成栅极。而沟槽型mosfet是在外延层上挖槽，将被介质层包裹的多晶硅栅极放置其中。

由于沟槽型sic基mosfet通过将导电沟道竖直放置，提高了导电沟道的密度，消除了平面型mosfet中的jfet(结型场效应晶体管，junctionfield-effecttransistor)区，从而实现了更低的导通电阻而备受青睐。但是，由于目前sic外延生长通常基于si晶面，而在sic的各个晶面中，si晶面的氧化速度最慢，因此外延层上的沟槽在经过高温热氧化后沟槽底部的氧化层厚度会明显薄于沟槽侧壁，这使得器件在阻断高电压时沟槽底部栅氧层很容易因为其中的电场过强而发生击穿，进而使得整个半导体器件失效。同时，厚度偏薄的沟槽底部栅氧层导致栅漏电容会偏高，半导体器件的频率响应特性会偏差。

因此，需要提供一种sic基umosfet及其制备方法，sic基umosfet具有高可靠性和低栅漏电容。

技术实现要素：

本发明要解决的第一个技术问题是提供一种sic基umosfet的制备方法。

本发明要解决的第二个技术问题是提供一种sic基umosfet。

为解决上述第一个技术问题，发明采用如下的技术方案：

一种sic基umosfet的制备方法，该制备方法包括如下步骤：

s1：选取在n+型4h-sic衬底的正面同质生长有一n-型外延层的外延片；

s2：对n-型外延层进行p型掺杂或p型外延生长，形成一p掺杂层；

s3：在p掺杂层上淀积一第一介质掩膜层，通过光刻在第一介质掩膜层上形成一离子注入窗口，使得位于离子注入窗口处的p掺杂层裸露；

s4：经离子注入窗口向裸露的p掺杂层进行n+型离子注入，然后将第一介质掩膜层剥离，再进行第一退火处理，在p掺杂层内形成一n+型离子注入层，n+型离子注入层的上表面与p掺杂层的上表面重合，且n+型离子注入层的厚度小于p掺杂层；

s5：在p掺杂层上表面淀积一第二介质掩膜层，通过光刻在第二介质掩膜层上形成一栅极沟槽窗口，使得位于栅极沟槽窗口处的n+型离子注入层裸露；

s6：经栅极沟槽窗口依次对裸露的n+型离子注入层以及位于n+型离子注入层下面的p掺杂层进行刻蚀至低于n-型外延层的上表面，形成栅极沟槽，且p掺杂层和n+型离子注入层均被栅极沟槽分成两部分；

s7：向栅极沟槽底部的n-型外延层进行氧离子注入，在栅极沟槽底部的n-型外延层内形成一氧离子注入层，然后将第二介质掩膜层剥离；

s8：进行热氧化处理，使得氧离子注入层被氧化，在栅极沟槽底部及其侧壁形成一氧化层，且栅极沟槽底部的氧化层的厚度大于或等于栅极沟槽侧壁的氧化层；

s9：在栅极沟槽内及其两侧的凸台表面淀积一多晶硅层，使得多晶硅层将栅极沟槽刚好填平；

s10：通过光刻使得栅极沟槽内的多晶硅层被光刻胶覆盖，且栅极沟槽两侧凸台面上的多晶硅层裸露，然后通过刻蚀将栅极沟槽两侧凸台面上的多晶硅层去除，留在栅极沟槽内的多晶硅层形成多晶硅栅极；

s11：在多晶硅栅极以及栅极沟槽两侧的凸台表面淀积介质层；

s12：通过光刻使得栅极沟槽上方的介质层被光刻胶覆盖，且栅极沟槽两侧凸台面上的部分介质层裸露，然后通过刻蚀将栅极沟槽两侧凸台面上的部分介质层去除，使得栅极沟槽每侧的p掺杂层和部分n+型离子注入层裸露，在栅极沟槽的每侧形成一源极接触区；

s13：在介质层表面和源极接触区淀积一源极金属层，在n+型4h-sic衬底的背面淀积一漏极金属层，然后进行第二退火处理，得到sic基umosfet。

优选地，所述步骤s9-s11被替换为如下步骤：

s9'：在所述栅极沟槽内及其两侧的凸台表面淀积一多晶硅层，使得所述栅极沟槽内的多晶硅层填满后溢出；

s10'：然后将所述栅极沟槽上方及其两侧凸台面上的所述多晶硅层刻蚀，使得在所述栅极沟槽上方及其两侧凸台面上留有一连续、平整的所述多晶硅层；

s11'：通过氧化处理使得在所述栅极沟槽上方及其两侧凸台面上留有的所述多晶硅层被氧化形成介质层，留在所述栅极沟槽内的未被氧化的多晶硅层形成多晶硅栅极。

作为技术方案的进一步改进，所述步骤s4中，所述n+型离子注入层中n+型离子的注入浓度为1x10¹⁸cm^-3至1x10²¹cm^-3，n+型离子的注入深度为10nm至1000nm。

作为技术方案的进一步改进，所述步骤s7中，所述氧离子注入层中氧离子的注入深度为30nm至1000nm，氧离子的注入浓度为1x10¹⁸cm^-3至1x10²²cm^-3。

作为技术方案的进一步改进，所述步骤s8中，所述热氧化处理的温度为600℃至2000℃。

优选地，所述步骤s8中，所述栅极沟槽底部的氧化层的厚度为40nm至1000nm；所述栅极沟槽侧壁的氧化层的厚度为20nm至1000nm。

作为技术方案的进一步改进，所述第一介质掩膜层和所述第二介质掩膜层均为硬掩膜层或软掩膜层；所述硬掩膜层的材质为sio2、si3n4、aln或其混合物；所述软掩膜层为光刻胶。

为解决上述第二个技术问题，本发明采用如下的技术方案：

一种采用上述制备方法制备的sic基umosfet，该sic基umosfet包括：

一外延片，该外延片包括一n+型4h-sic衬底，以及在n+型4h-sic衬底的正面同质生长的一n-型外延层；

一p掺杂层，形成于n-型外延层的上表面；

一n+型离子注入层，形成于p掺杂层内，n+型离子注入层的上表面与p掺杂层的上表面重合，且n+型离子注入层的厚度小于p掺杂层；

一栅极沟槽，贯穿p掺杂层和n+型离子注入层，且栅极沟槽深度大于p掺杂层的厚度，使得栅极沟槽的底部嵌入n-型外延层；

一氧化层，覆盖于栅极沟槽的底部和侧壁；

一多晶硅栅极，形成于栅极沟槽内，且覆盖氧化层；

一介质层，覆盖多晶硅栅极和n+型离子注入层的部分区域；

一源极金属层，覆盖于介质层和p掺杂层的上表面，且覆盖n+型离子注入层的未被介质层覆盖的区域；

一漏极金属层，形成于n+型4h-sic衬底的背面。

作为技术方案的进一步改进，所述n+型离子注入层中n+型离子的注入浓度为1x10¹⁸cm^-3至1x10²¹cm^-3，n+离子的注入深度为10nm至1000nm。

作为技术方案的进一步改进，所述栅极沟槽底部的氧化层的厚度为40nm至1000nm；所述栅极沟槽侧壁的氧化层的厚度为20nm至1000nm。

本发明所记载的任何范围包括端值以及端值之间的任何数值以及端值或者端值之间的任意数值所构成的任意子范围。

如无特殊说明，本发明中的各原料均可通过市售购买获得，本发明中所用的设备可采用所属领域中的常规设备或参照所属领域的现有技术进行。

与现有技术相比较，本发明具有如下有益效果：

与现有技术相比，本发明的sic基umosfet的制备方法，通过向栅极沟槽底部的n-型外延层进行氧离子注入，使得n-型外延层内的sic非晶化，在栅极沟槽底部的n-型外延层内形成一氧离子注入层，通过氧化使得栅极沟槽底部的氧化层的厚度大于其侧壁的氧化层厚度，从而降低了栅极沟槽底部氧化层的电场强度和栅漏间的电容，最终提高了umosfet器件的可靠性和频率响应特性。

附图说明

下面结合附图对本发明的具体实施方式作进一步详细的说明

图1为本发明实施例提供的sic基umosfet的制备方法的流程图；

图2-14为本发明一种实施例提供的sic基umosfet的制备方法的步骤示意图；

图15为本发明另一种实施例提供的sic基umosfet的制备方法的部分步骤示意图。

具体实施方式

为了更清楚地说明本发明，下面结合优选实施例对本发明做进一步的说明。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。

如图1所示，本实施例提供一种sic基umosfet的制备方法，该制备方法包括如下步骤：

s1：选取在n+型4h-sic衬底1的正面同质生长有一n-型外延层2的外延片(外延片包括n+型4h-sic衬底1和n-型外延层2)，如图2所示；

s2：对n-型外延层2进行p型掺杂或p型外延生长，形成一p掺杂层3，如图3所示；

s3：在p掺杂层3上淀积一第一介质掩膜层m1，通过光刻在第一介质掩膜层m1上形成一离子注入窗口l1，使得位于离子注入窗口l1处的p掺杂层3裸露，如图4所示；

s4：经离子注入窗口l1向裸露的p掺杂层3进行n+型离子注入，然后将第一介质掩膜层m1剥离，再进行第一退火处理，在p掺杂层3内形成一n+型离子注入层4，n+型离子注入层4的上表面与p掺杂层3的上表面重合，且n+型离子注入层4的厚度小于p掺杂层3，如图5所示；该步骤中，第一退火处理为高温退火处理，进行第一退火处理的目的是激活注入到p掺杂层3内的离子；n+型离子注入层4优选地位于p掺杂层3的中间区域；

s5：在p掺杂层3(包含其内的n+型离子注入层4)上表面淀积一第二介质掩膜层m2，通过光刻在第二介质掩膜层m2上形成一栅极沟槽窗口l2，使得位于栅极沟槽窗口处的n+型离子注入层4裸露，如图6所示；

s6：经栅极沟槽窗口l2依次对裸露的n+型离子注入层4以及位于n+型离子注入层4下面的p掺杂层3进行刻蚀至低于n-型外延层2的上表面，形成栅极沟槽5，且p掺杂层3和n+型离子注入层4均被栅极沟槽5分成两部分，如图7所示；栅极沟槽5优选地位于p掺杂层3和n+型离子注入层4的中间区域；

s7：向栅极沟槽5底部的n-型外延层2进行氧离子注入，在栅极沟槽5底部的n-型外延层2内形成一氧离子注入层6，然后将第二介质掩膜层m2剥离，如图8所示；该步骤中，氧离子注入使得n-型外延层2内的sic非晶化；

s8：进行热氧化处理，使得氧离子注入层6被氧化，在栅极沟槽5底部及其侧壁形成一氧化层7，且栅极沟槽5底部的氧化层的厚度大于或等于栅极沟槽5侧壁的氧化层，如图9所示；需要说明的是，该步骤中，热氧化处理也会使栅极沟槽5两侧凸台面上形成一薄层氧化层(图中未示出)，在此忽略不计；

s9：在栅极沟槽5内及其两侧的凸台表面淀积一多晶硅层8，使得多晶硅层8将栅极沟槽5刚好填平(即栅极沟槽5内的多晶硅层8表面刚好与栅极沟槽5两侧的凸台表面平齐)，如图10所示；

s10：通过光刻使得栅极沟槽5内的多晶硅层8被光刻胶覆盖，且栅极沟槽5两侧凸台面上的多晶硅层8裸露，然后通过刻蚀将栅极沟槽5两侧凸台面上的多晶硅层8去除，留在栅极沟槽5内的多晶硅层8形成多晶硅栅极，如图11所示；

s11：在多晶硅栅极以及栅极沟槽5两侧的凸台表面淀积一介质层9，如图12所示；

s12：通过光刻使得栅极沟槽5上方的介质层9被光刻胶覆盖，且栅极沟槽5两侧凸台面上的部分介质层9裸露，然后通过刻蚀将栅极沟槽5两侧凸台面上的部分介质层9去除，使得栅极沟槽5每侧的p掺杂层3和部分n+型离子注入层4裸露，在栅极沟槽5的每侧形成一源极接触区10，如图13所示；

s13：在介质层9表面和源极接触区10淀积一源极金属层11，在n+型4h-sic衬底1的背面淀积一漏极金属层12，然后进行第二退火处理，得到sic基umosfet，如图14所示。

在本实施例的一种优选实施方式中，上述步骤s9-s11被替换为如下步骤(其余步骤不变)：

步骤s9'为：在栅极沟槽5内及其两侧的凸台表面淀积多晶硅层8，使得栅极沟槽5内的多晶硅层8填满后溢出(即栅极沟槽5内的多晶硅层8上表面超出栅极沟槽5两侧的凸台表面)；

步骤s10'为：然后将栅极沟槽5上方及其两侧凸台面上的多晶硅层8刻蚀，使得在栅极沟槽5上方及其两侧凸台面上留有一连续、平整的多晶硅层8，如图15所示；

步骤s11'为：通过氧化处理使得在栅极沟槽5上方及其两侧凸台面上留有的多晶硅层8被氧化形成介质层9，留在栅极沟槽5内的未被氧化的多晶硅层8形成多晶硅栅极，如图12所示。

在本实施例的一种优选实施方式中，上述步骤s1中，n-型外延层2基于sic的si晶面外延生长形成。

在本实施例的一种优选实施方式中，上述步骤s2中，p掺杂层3的p型掺杂浓度为1x10¹⁵cm^-3至1x10¹⁸cm^-3。

在本实施例的一种优选实施方式中，上述步骤s4中，n+型离子注入层4中n+型离子的注入浓度为1x10¹⁸cm^-3至1x10²¹cm^-3，n+型离子的注入深度为10nm至1000nm。

在本实施例的一种优选实施方式中，上述步骤s7中，氧离子注入层6中氧离子的注入深度为30nm至1000nm，氧离子的注入浓度为1x10¹⁸cm^-3至1x10²²cm^-3。

在本实施例的一种优选实施方式中，上述步骤s8中，热氧化处理的温度为600℃至2000℃。

在本实施例的一种优选实施方式中，上述步骤s8中，栅极沟槽5底部的氧化层的厚度为40nm至1000nm；栅极沟槽5侧壁的氧化层的厚度为20nm至1000nm。

在本实施例的一种优选实施方式中，第一介质掩膜层m1和第二介质掩膜层m2均为硬掩膜层或软掩膜层。硬掩膜层的材质为sio2、si3n4、aln或其混合物；软掩膜层为光刻胶。

如图14所示，本实施例提供一种sic基umosfet，该sic基umosfet采用上述制备方法制备，该sic基umosfet包括：

一外延片，该外延片包括一n+型4h-sic衬底1，以及在n+型4h-sic衬底1的正面同质生长的一n-型外延层2；

一p掺杂层3，形成于n-型外延层2的上表面；

一n+型离子注入层4，形成于p掺杂层3内，n+型离子注入层4的上表面与p掺杂层3的上表面重合，且n+型离子注入层4的厚度小于p掺杂层3；n+型离子注入层4优选地位于p掺杂层3的中间区域；

一栅极沟槽5，栅极沟槽5贯穿掺杂层3和n+型离子注入层4，且栅极沟槽5深度大于p掺杂层3的厚度，使得栅极沟槽5的底部嵌入n-型外延层2；

一氧化层7，覆盖于栅极沟槽5的底部和侧壁；

一多晶硅栅极，形成于栅极沟槽5内，且覆盖氧化层7；

一介质层9，覆盖多晶硅栅极和n+型离子注入层4的部分区域；

一源极金属层11，覆盖于介质层9和p掺杂层3的上表面，且覆盖n+型离子注入层4的未被介质层9覆盖的区域；

一漏极金属层12，形成于n+型4h-sic衬底1的背面。

在本实施例的一种优选实施方式中，n-型外延层2基于sic的si晶面外延生长形成。

在本实施例的一种优选实施方式中，p掺杂层3的p型掺杂浓度为1x10¹⁵cm^-3至1x10¹⁸cm^-3。

在本实施例的一种优选实施方式中，n+型离子注入层4中n+型离子的注入浓度为1x10¹⁸cm^-3至1x10²¹cm^-3，n+离子的注入深度为10nm至1000nm。

在本实施例的一种优选实施方式中，氧离子注入层6中氧离子的注入深度为30nm至1000nm，氧离子的注入浓度为1x10¹⁸cm^-3至1x10²²cm^-3。

在本实施例的一种优选实施方式中，栅极沟槽5底部的氧化层的厚度为40nm至1000nm；栅极沟槽5侧壁的氧化层的厚度为20nm至1000nm。

显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无法对所有的实施方式予以穷举。凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。