本公开涉及半导体器件和/或制造其的方法，更具体地，涉及在衬底中包括器件隔离膜的半导体器件和/或制造该半导体器件的方法。
背景技术：
随着半导体器件的集成度增加，用于将相邻的器件彼此电隔离的器件隔离技术正变得越来越重要。特别是，沟槽型器件隔离结构由于其窄的宽度和提高的器件隔离性能而被广泛使用。
技术实现要素：
本公开的一些示例实施方式提供可减少或防止从后续工艺进入的材料留在器件隔离结构与衬底的有源区域之间的半导体器件和/或其制造方法。
根据本公开的一示例实施方式，一种半导体器件包括：具有第一沟槽的衬底、在第一沟槽的内侧面上的第一绝缘衬垫、以及在第一子沟槽的内侧面上的第二绝缘衬垫，第一子沟槽由第一沟槽中的第一绝缘衬垫限定，在垂直于衬底的顶表面的方向上邻接第一子沟槽的内侧面的第二绝缘衬垫的顶部水平不同于衬底的顶表面。
根据本公开的一示例实施方式，一种半导体器件包括：包含多个沟槽的衬底、在所述多个沟槽的每个的内侧面上的第一绝缘衬垫、以及在多个第一子沟槽的每个的内侧面上的第二绝缘衬垫，所述多个第一子沟槽的每个由所述多个沟槽的每个中的第一绝缘衬垫限定，所述多个沟槽中的至少两个中的第二绝缘衬垫在垂直于衬底的顶表面的方向上具有不同的顶部水平。
根据本公开的一示例实施方式，一种半导体器件包括：包含第一沟槽的衬底、沿着第一沟槽的底部和侧壁的第一绝缘衬垫、以及沿着第一绝缘衬垫的底部和侧壁的第二绝缘衬垫，第二绝缘衬垫相对于第一绝缘衬垫具有蚀刻选择性，第二绝缘衬垫的顶部水平不同于第一沟槽外部的衬底的顶表面。
附图说明
图1A是示出根据本公开的一示例实施方式的半导体器件的剖视图。
图1B是图1A中的区域IB的放大图。
图1C是用于说明图1A中的半导体器件的效果的剖视图。
图1D是图1C中的区域IB的放大图。
图1E是示出根据本公开的一示例实施方式的半导体器件的剖视图。
图2A是示出根据本公开的一示例实施方式的半导体器件的剖视图。
图2B是图2A中的区域IIB的放大图。
图3A是示出根据本公开的一示例实施方式的半导体器件的剖视图。
图3B是图3A中的区域IIIB的放大图。
图3C和3D是根据另一示例实施方式的对应于图3A中的区域IIIB的放大图。
图4是示出根据本公开的一示例实施方式的半导体器件的剖视图。
图5A至5G是示出根据本公开的一示例实施方式的半导体器件的制造工艺的剖视图。
图6A和6B是示出根据本公开的另一示例实施方式的半导体器件的制造工艺的剖视图。
图7A至7J是示出根据本公开的又一示例实施方式的半导体器件的制造工艺的剖视图。
图8A至8E是示出根据本公开的又一示例实施方式的半导体器件的制造工艺的剖视图。
具体实施方式
在下文中，将参照附图详细描述本公开的一些示例实施方式。相同或相似的附图标记用于附图中相同的元件，并且可以省略重复描述。
图1A是示出根据本公开的一示例实施方式的半导体器件100的剖视图。图1B是图1A中的区域IB的放大图。图1C是说明图1A中的半导体器件100的效果的剖视图。图1D是图1C中的区域IB的放大图。
参照图1A和1B，半导体器件100可以包括：衬底101，其包括沟槽T1；第一绝缘衬垫103，其形成在沟槽T1的底部T1B和内侧面T1S上；第二绝缘衬垫105，其形成在第一子沟槽ST1的底部ST1B和内侧面ST1S上，第一子沟槽ST1通过在沟槽T1中形成第一绝缘衬垫103而形成；以及掩埋绝缘层107，其在第二绝缘衬垫105上填充沟槽T1。在这种情况下，在垂直或基本上垂直于衬底101的顶部101T的方向上邻接第一子沟槽ST1的内侧面ST1S的第二绝缘衬垫105的顶部105T的水平105TL可以不同于衬底101的顶部101T的水平101TL。
例如，衬底101可以包括限定有源区域的沟槽T1。衬底101可以是硅衬底、硅-锗(Si-Ge)衬底或绝缘体上硅衬底(SOI)等，但示例实施方式不限于此。沟槽T1的内侧面的轮廓可以具有正斜度，但示例实施方式不限于此。
第一绝缘衬垫103可以形成在沟槽T1的底部T1B和内侧面T1S之上。第一绝缘衬垫103可以是氧化物膜。例如，第一绝缘衬垫103可以是中温氧化物MTO氧化物膜、高密度等离子体(HDP)氧化物膜、热氧化膜、四乙氧基硅烷(TEOS)氧化物膜或无掺杂硅酸盐玻璃(USG)氧化物膜，但示例实施方式不限于此。为了提高绝缘能力，第一绝缘衬垫103可以形成在掩埋绝缘层107与衬底101的有源区域之间。
第二绝缘衬垫105可以形成在第一子沟槽ST1的底部ST1B和内侧面ST1S上，第一子沟槽ST1通过在沟槽T1中形成第一绝缘衬垫103而产生。第二绝缘衬垫105可以由相对于第一绝缘衬垫103具有蚀刻选择性的材料形成。在一些示例实施方式中，第一绝缘衬垫103可以是氧化物膜，第二绝缘衬垫105可以是氮化物膜。在这种情况下，第二绝缘衬垫105可以是无掺杂硅膜或硅氮化物膜，然而，示例实施方式不限于此。第二绝缘衬垫105可以保护衬底101的沟槽T1的内侧面免受通过后续工艺的进一步氧化的影响。
掩埋绝缘层107可以形成为掩埋通过在沟槽T1中形成第一绝缘衬垫103和第二绝缘衬垫105而产生的子沟槽。在一些示例实施方式中，掩埋绝缘层107可以掩埋沟槽T1的仅一部分。因此，形成在沟槽T1的内侧面T1S的顶部的一部分上的第二绝缘衬垫105可以被暴露。
掩埋绝缘层107可以由东燃硅氮烷(tonen silazane)(TOSZ)、高密度等离子体(HDP)氧化物膜或无掺杂硅酸盐玻璃(USG)氧化物膜形成，但示例实施方式不限于此。掩埋绝缘层107可以是硅酸盐、硅氧烷、甲基倍半硅氧烷(MSQ)、氢倍半硅氧烷(HSQ)、聚硅氮烷、或包括其组合的玻璃上旋涂(SOG)氧化物膜。SOG氧化物膜可以至少部分地包括以网状结构形成的硅、氧、氢或氮并具有高流动性，因此可以具有提高的间隙填充性质。
同时，在垂直于衬底101的顶部101T的方向(Z方向)上邻接第一子沟槽ST1的内侧面ST1S的第二绝缘衬垫105的顶部105T的水平105TL可以低于衬底101的顶部101T的水平101TL。
在半导体器件100的制造工艺中，形成器件隔离结构的第一绝缘衬垫103、第二绝缘衬垫105和掩埋绝缘层107可以先于在衬底101上形成器件结构而形成。在后续工艺中，可以对包括器件隔离结构的衬底101重复地执行材料层的形成工艺和清洁工艺。在这种情况下，在衬底101与第二绝缘衬垫105之间的窄间隙中的第一绝缘衬垫103可以沿着该窄间隙被向下过蚀刻。在这种情况下，凹陷103R可以在衬底101与第二绝缘衬垫105之间形成为深的。在下文中，这样的凹陷可以可互换地被称为深凹陷。
当凹陷103R的深度D1增大时，来自后续工艺的材料可以留在凹陷103R的底部103RB上，而不是在去除工艺中被去除。参照图1C和1D，在后续工艺中，例如栅极绝缘膜109a、金属栅极层109b、多晶硅层109c和掩埋层109d的多个材料层109可以形成在器件隔离结构上以形成晶体管。当凹陷103R较深时，栅极绝缘膜109a、金属栅极层109b和/或多晶硅层109c中的至少一些可以深地留在凹陷103R中，甚至在后续工艺中也不被去除。
然而，在根据本公开的一些示例实施方式的半导体器件100中，第二绝缘衬垫105的顶部105T的水平105TL可以低于衬底101的顶部101T的水平101TL。因此，由于第二绝缘衬垫105的顶部的水平105TL与衬底101的顶部的水平101TL之间的高度差，凹陷103R可以不被形成或者可以形成为具有相对浅的深度。因此，即使材料形成在凹陷103R的底部103RB上，该材料也可以被容易地去除，可以确保半导体器件100的驱动可靠性，并且可以减少或防止缺陷。再次参照图1C和1D，仅栅极绝缘膜109a可以留在凹陷103R中，并且凹陷103R中的栅极绝缘膜109a可以在后续工艺中被容易地去除。
同时，掩埋绝缘层107也可以通过后续工艺被向下蚀刻，从而形成凹陷107R。掩埋绝缘层107的凹陷107R的深度D2可以比第一绝缘衬垫103的凹陷103R的深度D1更深。然而，因为掩埋绝缘层107的凹陷107R具有大的宽度，所以后续工艺中形成在凹陷107R的底部107RB上的材料可以被容易地去除，凹陷107R的底部107RB具有水平107RBL。
图1E是示出根据本公开的一示例实施方式的半导体器件100'的剖视图。半导体器件100'类似于图1A和1B中的半导体器件100。然而，器件隔离结构的结构由于沟槽T1'的变化的宽度而不同。相同的附图标记指代相同的元件，并且可以省略重复描述。
参照图1E，半导体器件100'可以包括：衬底101'，其包括沟槽T1'；第一绝缘衬垫103'，其形成在沟槽T1'的底部T1'B和内侧面T1'S上；第二绝缘衬垫105'，其形成在第一子沟槽ST1'的底部ST1'B和内侧面ST1'S上以掩埋第一子沟槽ST1'，第一子沟槽ST1'通过在沟槽T1'中形成第一绝缘衬垫103'而产生。在这种情况下，在垂直于衬底101'的顶部的方向(Z方向)上，第二绝缘衬垫105'的顶部的水平可以低于衬底101'的顶部的水平。第二绝缘衬垫105'可以向上凸出以具有突起105P。
通过第二绝缘衬垫105'的顶部的水平与衬底101'的顶部的水平之间的高度差，第一绝缘衬垫103'上的凹陷103R'可以不被形成或者可以形成为具有相对浅的深度。
图1E中的半导体器件100'的沟槽T1'的高宽比可以高于图1A至1D中的半导体器件100的沟槽T1的高宽比。在一些示例实施方式中，参照图1A至1D描述的器件隔离结构可以形成在核心区/外围区中，图1E中的半导体器件100'中包括的器件隔离结构可以形成在单元区中，但示例实施方式不限于此。
在一些示例实施方式中，图1A至1D中的半导体器件100中包括的器件隔离结构和图1E中的半导体器件100'中包括的器件隔离结构可以形成在一个半导体器件中。其描述参照图4中的半导体器件400给出。
在图1A至1E中，第二绝缘衬垫105的顶部105T的水平105TL低于衬底101的顶部101T的水平101TL。然而，本公开的一些示例实施方式不限于此。第二绝缘衬垫105的顶部105T的水平105TL可以高于衬底101的顶部101T的水平101TL。其描述参照图2A和2B中所示的半导体器件200给出。
图2A是示出根据本公开的一示例实施方式的半导体器件200的剖视图。图2B是图2A中的区域IIB的放大图。除了第二绝缘衬垫205的顶部205T高于衬底101的顶部101T之外，半导体器件200与图1A和1B中的半导体器件100相同或基本相似。
参照图2A和2B，半导体器件200可以包括包含沟槽的衬底101、形成在沟槽中的第一绝缘衬垫203、形成在第一绝缘衬垫203上的第二绝缘衬垫205、以及在第二绝缘衬垫205上填充沟槽的掩埋绝缘层207。在这种情况下，在垂直于衬底101的顶部的方向(Z方向)上，第二绝缘衬垫205的顶部205T的水平205TL可以高于衬底101的顶部的水平101TL。
在这种情况下，如上所述，由于第二绝缘衬垫205的水平205TL与衬底101的水平101TL之间的高度差，第一绝缘衬垫203上的凹陷203R可以不被形成或者可以形成为具有相对浅的深度。因此，留在凹陷203R的底部203RB上的材料可以通过后续工艺被容易地去除，可以确保半导体器件200的驱动可靠性，并且可以减少或防止缺陷。凹陷203R的底部203RB具有水平203RBL
同时，掩埋绝缘层207的凹陷207R的深度D4可以比第一绝缘衬垫203的凹陷203R的深度D3更深。然而，因为掩埋绝缘层207的凹陷207R的高宽比远小于第一绝缘衬垫203的凹陷203R的高宽比，所以在后续工艺中形成并留在掩埋绝缘层207的凹陷207R的底部207RB中的材料可以被更容易地去除。
图3A是示出根据本公开的一示例实施方式的半导体器件300的剖视图。图3B是图3A中的区域IIIB的放大图。图3C和3D是根据另一示例实施方式的对应于图3A中的区域IIIB的放大图。除了半导体器件300包括分别形成在不同区域R1、R2中的不同组成的器件隔离结构之外，半导体器件300与图1A和1B中的半导体器件100相同或相似。
参照图3A和3B，半导体器件300可以包括第一区R1和第二区R2。第一区R1和第二区R2可以是具有材料层的形成工艺和清洁工艺的不同数量的重复的区域。
半导体器件300的第一区R1可以包括形成在衬底301的第一沟槽中的第一绝缘衬垫303a、第二绝缘衬垫305a、在第一沟槽中按顺序形成在第二绝缘衬垫305a上的第一子绝缘衬垫313a、第二子绝缘衬垫315a、以及在第二子绝缘衬垫315a上填充第一沟槽的第一掩埋绝缘层317a。
此外，半导体器件300的第二区R2可以包括形成在衬底301的第二沟槽中的第三绝缘衬垫303b、在第二沟槽中按顺序形成在第三绝缘衬垫303b上的第三子绝缘衬垫313b和第四绝缘衬垫315b、以及在第四绝缘衬垫315b上填充第二沟槽的第二掩埋绝缘层317b。
第一绝缘衬垫303a和第三绝缘衬垫303b可以提高衬底301的有源区域之间的绝缘能力。第二绝缘衬垫305a和第四绝缘衬垫315b两者可以保护衬底301免于通过后续工艺的氧化的影响。第一绝缘衬垫303a相对于第二绝缘衬垫305a具有蚀刻选择性，第三绝缘衬垫303b可以相对于第四绝缘衬垫315b具有蚀刻选择性。例如，第一绝缘衬垫303a和第三绝缘衬垫303b可以是氧化物膜，第二绝缘衬垫305a和第四绝缘衬垫315b可以是氮化物膜。
同时，在垂直于衬底301的顶部的方向(Z方向)上，第四绝缘衬垫315b的顶部的水平315bTL不同于衬底301的顶部的水平301TL，并且还可以不同于第二绝缘衬垫305a的顶部305aT的水平305aTL。在一些实施方式中，第一子绝缘衬垫313a在由第二绝缘衬垫305a限定的子沟槽的内侧面上。在一些实施方式中，邻接子沟槽的内侧面的第一子绝缘衬垫313a的顶部水平在垂直于衬底301的顶部的方向(Z方向)上可以与第二绝缘衬垫305a的顶部水平基本上相同。在一些实施方式中，第二子绝缘衬垫315a在由第一子绝缘衬垫313a限定的子沟槽的内侧面上。
例如，当在器件隔离结构的形成工艺之后材料层的形成工艺和清洁工艺被少量次数地执行时，衬底301与第二绝缘衬垫305a之间的窄间隙中的第一绝缘衬垫303a或衬底301与第四绝缘衬垫315b之间的窄间隙中的第三绝缘衬垫303b可以几乎没有被过蚀刻的风险。因此，考虑到第一区R1和第二区R2的每个的后续工艺，第一区R1中的第二绝缘衬垫305a的顶部的水平305aTL和第二区R2中的第四绝缘衬垫315b的顶部的水平315bTL可以被不同地调节。
在一些示例实施方式中，参照图3A和3B，第二绝缘衬垫305a的顶部的水平305aTL可以高于衬底301的顶部的水平301TL和第四绝缘衬垫315b的顶部的水平315bTL。
在另外的示例实施方式中，参照图3C，第二绝缘衬垫305a'的顶部的水平305a'TL可以高于第四绝缘衬垫315b的顶部的水平315bTL并且基本等于衬底301的顶部的水平301TL。在器件隔离结构的形成工艺之后材料层的形成工艺和清洁工艺被少量次数地重复的情况下，也就是，在第一绝缘衬垫303a'的过蚀刻不引起问题的情况下，可以应用图3C中的结构。
在另外的示例实施方式中，参照图3D，第二绝缘衬垫305a\"的顶部的水平305a\"TL可以低于衬底301的顶部的水平301TL并且高于第四绝缘衬垫315b的顶部的水平315bTL。在后续工艺在第一区R1中的重复数少于材料层的形成工艺和清洗工艺的后续工艺在第二区R2中的重复数的情况下，也就是，在第一绝缘衬垫303a\"被预期为比第三绝缘衬垫303b更少地过蚀刻的情况下，可以应用图3D中的结构。
在一些示例实施方式中，第一区R1可以是NMOS区，第二区R2可以是PMOS区。在这种情况下，如图3A中所示，PMOS区(其为第二区R2)中形成的第四绝缘衬垫315b的顶部的水平315bTL与衬底301的顶部的水平301TL之间的高度差可以大于NMOS区(其为第一区R1)中形成的第二绝缘衬垫305a的顶部的水平305aTL与衬底301的顶部的水平301TL之间的高度差。
如上所述，考虑到第一区R1和第二区R2的每个中的后续工艺，根据本公开的一些示例实施方式的半导体器件300可以具有其中第二绝缘衬垫305a和第四绝缘衬垫315b的顶部的水平不同的结构。因此，第一区R1和第二区R2的每个中的第一绝缘衬垫303a和第三绝缘衬垫303b的凹陷可以不被形成，或者可以形成为具有相对浅的深度，可以确保半导体器件300的驱动可靠性，并且可以减少或防止缺陷。
图4是示出根据本公开的一示例实施方式的半导体器件400的剖视图。除了第一区R3中形成的器件隔离结构之外，半导体器件400与图3A和3B中的半导体器件300相同或基本相似。
参照图4，半导体器件400可以包括第一区R3和第二区R4。第一区R3和第二区R4可以是分别具有材料层的形成工艺和清洁工艺的不同数量的重复的区域。
第一区R3中的沟槽的宽度可以小于第二区R4中的沟槽的宽度。就是说，半导体器件400的第一区R3可以包括形成在衬底401的第一沟槽中的第一绝缘衬垫403a以及填充第一绝缘衬垫403a的第一沟槽的第二绝缘衬垫405a。第二区R4的器件隔离结构可以具有与图3A中的第二区R2的器件隔离结构相同的结构。
第四绝缘衬垫315b的顶部315bT的水平315bTL可以不同于第二绝缘衬垫405a的顶部405aT的水平405aTL，并且可以低于衬底401的顶部的水平301TL。然而，如图3A至3D中所示，考虑到第一区R1的后续工艺，第二绝缘衬垫405a的顶部的水平405aTL可以被各种各样地选择。
在一些示例实施方式中，第一区R3可以是单元区，第二区R4可以是核心区/外围区，但示例实施方式不限于此。
图5A至5G是示出根据本公开的一示例实施方式的半导体器件100的制造工艺的剖视图。
参照图5A，通过在衬底101上形成掩模图案(未示出)、并使用掩模图案作为蚀刻掩模蚀刻衬底101，限定有源区域的沟槽T1可以被形成。在这种情况下，沟槽T1的内侧面的轮廓可以具有正斜度，但示例实施方式不限于此。
参照图5B，第一绝缘衬垫103可以形成在沟槽T1的底部T1B和内侧面T1S上。
参照图5C，第二绝缘衬垫105可以形成在第一子沟槽ST1的底部ST1B和内侧面ST1S上，第一子沟槽ST1通过在沟槽T1中形成第一绝缘衬垫103而产生。第二绝缘衬垫105可以用相对于第一绝缘衬垫103具有蚀刻选择性的材料形成以形成第二子沟槽ST2。
参照图5D，掩埋绝缘层107可以形成在衬底101的整个表面上，从而掩埋通过在沟槽T1中形成第一绝缘衬垫103和第二绝缘衬垫105而产生的子沟槽。因为随着沟槽T1的宽度减小且高宽比增大，沟槽T1变得难以掩埋，所以沟槽T1可以通过例如各种各样的渐进的(piecemeal)间隙填充操作来掩埋。在一些示例实施方式中，掩埋绝缘层107可以通过热处理工艺被致密化。
参照图5E，衬底101的顶部上的掩埋绝缘层107可以通过对其上形成掩埋绝缘层107的产物执行例如平坦化工艺而被去除。例如，掩埋绝缘层107可以通过湿回蚀刻工艺变平，但示例实施方式不限于此。在一些示例实施方式中，沟槽T1的顶部的一部分处的掩埋绝缘层107可以被去除并掩埋沟槽T1的仅一部分。因此，形成在沟槽T1的内侧面的顶部的一部分上的第二绝缘衬垫105可以被暴露。
参照图5F，第二绝缘衬垫105的顶部的部分可以通过剥离工艺被去除。例如，第二绝缘衬垫105的形成在衬底101上的部分以及第二绝缘衬垫105的形成在沟槽T1的顶部上的部分可以被去除。在这种情况下，沟槽T1中的第二绝缘衬垫105的顶部的水平105TL可以被调节为低于衬底101的顶部的水平101TL。在第一绝缘衬垫103由相对于第二绝缘衬垫105具有蚀刻选择性的材料形成的情况下，第一绝缘衬垫103可以保留而未被显著地去除。
第二绝缘衬垫105的顶部的水平105TL与衬底101的顶部的水平101TL之间的高度差可以减少或防止沟槽T1中的位于第二绝缘衬垫105与衬底101之间的第一绝缘衬垫103中的深凹陷的形成。
参照图5G，第一绝缘衬垫103的顶部的部分可以通过剥离工艺被去除。例如，第一绝缘衬垫103的形成在衬底101上的部分以及第一绝缘衬垫103的形成在沟槽T1中的顶部上的部分可以被去除。在这种情况下，第二绝缘衬垫105与衬底101之间的第一绝缘衬垫103可以具有与第二绝缘衬垫105的顶部的水平105TL相比稍微向下沉的凹陷103R。此外，在这种情况下，凹陷103R的底部的水平103RBL可以与第二绝缘衬垫105的顶部的水平105TL的高度基本相同。
因此，通过将第二绝缘衬垫105的顶部的水平105TL调节为不同于衬底101的顶部的水平101TL的工艺，第一绝缘衬垫103中的深凹陷可以不被形成或者可以形成为具有相对浅的深度。在这种情况下，即使另外的材料在形成器件(例如晶体管)的后续工艺中留在凹陷的底部103RB上，该材料也可以被更容易地去除。因此，可以通过控制由剩余材料引起的器件驱动劣化而减少或防止半导体器件100的缺陷。因此，图1A和1B中的半导体器件100可以被制造。
图6A和6B是示出根据本公开的另一示例实施方式的半导体器件200的制造工艺的剖视图。作为图6A的在先工艺，图5A至5E的工艺可以被执行。
参照图6A，第二绝缘衬垫205的形成在衬底101上的部分可以通过剥离工艺从图5E的产物被去除。通过该工艺，第二绝缘衬垫205的顶部的水平205TL可以与第一绝缘衬垫203的顶部的水平p203TL基本相同。此外，第二绝缘衬垫205的顶部的水平205TL可以高于衬底101的顶部的水平101TL。在第一绝缘衬垫203由相对于第二绝缘衬垫205具有蚀刻选择性的材料形成的情况下，第一绝缘衬垫203可以保留而未被显著地去除。
参照图6B，第一绝缘衬垫203的顶部的部分可以通过剥离工艺被去除。例如，第一绝缘衬垫203的形成在衬底101上的部分以及第一绝缘衬垫203的形成在沟槽中的顶部上的部分可以被去除。在这种情况下，第二绝缘衬垫205与衬底101之间的第一绝缘衬垫203可以具有与第二绝缘衬垫205的顶部的水平205TL相比稍微向下沉的凹陷203R，但示例实施方式不限于此。在一些示例实施方式中，在第二绝缘衬垫205与衬底101之间，第一绝缘衬垫203的顶部可以形成从第一绝缘衬垫203的顶部到衬底101的顶部的渐变斜度。因此，图2A和2B中的半导体器件200可以被制造。
图7A至7J是示出根据本公开的又一示例实施方式的半导体器件的制造工艺的剖视图。
参照图7A，通过在衬底301上形成掩模图案(未示出)并使用掩模图案作为蚀刻掩模蚀刻衬底301，分别限定第一区R1和第二区R2中的有源区域的第一沟槽T11和第二沟槽T2可以被形成。第一沟槽T11和第二沟槽T2可以在形状上相似，然而，示例实施方式不限于此，并且第一沟槽T11和第二沟槽T2的形状可以被各种各样地选择。
参照图7B，第一绝缘衬垫303a和第三绝缘衬垫303b可以通过在图7A的产物的整个表面上形成第一绝缘层而分别形成在第一区R1和第二区R2中。此后，通过在产物的整个表面上形成相对于第一绝缘层具有不同的蚀刻选择性的第二绝缘层，第二绝缘衬垫305a和牺牲衬垫305b可以分别形成在第一区R1第二区R2中。
参照图7C，第二绝缘衬垫305a和牺牲衬垫305b的形成在衬底301的顶表面上的部分可以通过剥离工艺被去除。因此，第二绝缘衬垫305a和牺牲衬垫305b仅留在沟槽中。
参照图7D，光致抗蚀剂311可以形成在图7C中的第一区R1上，并且图7C中的第二区R2的牺牲衬垫305b可以通过剥离工艺被完全去除。
参照图7E，第一子绝缘衬垫313a和第三子绝缘衬垫313b可以通过在图7D的产物的整个表面上形成第三绝缘层而分别形成在第一区R1和第二区R2中。
参照图7F，第二子绝缘衬垫315a和第四绝缘衬垫315b可以通过在图7E的产物的整个表面上形成第四绝缘层而分别形成在第一区R1和第二区R2中。第四绝缘层相对于第一子绝缘衬垫313a和第三子绝缘衬垫313b具有不同的蚀刻选择性。
在一些示例实施方式中，第一绝缘衬垫303a和第三绝缘衬垫303b可以用氧化物膜形成，第二绝缘衬垫305a可以用氮化物膜形成，第一子绝缘衬垫313a和第三子绝缘衬垫313b可以用氧化物膜形成，第二子绝缘衬垫315a和第四绝缘衬垫315b可以用氮化物膜形成，然而，示例实施方式不限于此。
参照图7G，分别掩埋第一区R1和第二区R2的沟槽的第一掩埋绝缘层317a和第二掩埋绝缘层317b可以通过在图7F的产物的整个表面上形成第五绝缘层而形成。在一些示例实施方式中，第一掩埋绝缘层317a和第二掩埋绝缘层317b可以通过热处理工艺被致密化。
参照图7H，衬底301的顶部上的第一掩埋绝缘层317a和第二掩埋绝缘层317b可以通过在图7F的产物的整个表面上执行平坦化工艺被去除。
参照图7I，通过在图7H的产物的整个表面上执行剥离工艺，第一区R1的第二子绝缘衬垫315a的顶部的一部分和第二区R2的第四绝缘衬垫315b的顶部的一部分可以被去除。在这种情况下，剥离工艺的程度可以被调节为使第四绝缘衬垫315b的顶部的水平低于衬底301的顶部的水平。
参照图7J，通过在图7I的产物的整个表面上执行剥离工艺，第一区R1中的第一绝缘衬垫303a和第一子绝缘衬垫313a以及第二区R2中的第三绝缘衬垫303b和第三子绝缘衬垫313b的顶部的一部分可以被去除。在这种情况下，由于衬底301的顶部与第四绝缘衬垫315b的顶部的高度差，深凹陷可以不在第三绝缘衬垫303b上形成。因此，图3A和3B中的半导体器件300可以被制造。图3C和3D中的半导体器件也可以通过调节图7C的剥离工艺的程度来调节第二绝缘衬垫305a'、305a\"的顶部的水平。
图8A至8E是示出根据本公开的又一示例实施方式半导体器件400的制造工艺的剖视图。该制造方法与图5A至5E中所示的制造方法相同或基本相似，并且可以简化其重复描述。
参照图8A，具有不同宽度的第一沟槽和第二沟槽可以分别形成在衬底401的第一区R3和第二区R4中。接着，第一绝缘衬垫403a和第三绝缘衬垫403b可以通过在产物的整个表面上形成第一绝缘层而分别形成在第一区R3和第二区R4中。此后，第二绝缘衬垫405a和第一牺牲衬垫405b可以通过在产物的整个表面上形成第二绝缘层而分别形成在第一区R3和第二区R4中。
参照图8B，光致抗蚀剂411可以形成在图8A中的第一区R3的产物上，并且图8A中的第二区R4中的第一牺牲衬垫405b可以通过剥离工艺被完全去除。接着，光致抗蚀剂411可以被去除。
参照图8C，第二牺牲衬垫413a和第三子绝缘衬垫413b可以通过在图8B的产物的整个表面上形成第三绝缘层而分别形成在第一区R3和第二区R4中。此后，第三牺牲衬垫415a和第四绝缘衬垫415b可以通过在产物的整个表面上形成第四绝缘层而分别形成在第一区R3和第二区R4中。并且掩埋沟槽的牺牲绝缘层417a和掩埋绝缘层417b可以通过在产物的整个表面上形成第五绝缘层而分别形成在第一区R3和第二区R4中。
参照图8D，衬底401的顶部上的掩埋绝缘层417b可以通过对图8C的产物的整个表面执行平坦化工艺而被去除。接着，通过对产物的整个表面执行剥离工艺，第一区R3中的第三牺牲衬垫415a的全部以及第二区R4中的第四绝缘衬垫415b的顶部的一部分可以被去除。在这种情况下，剥离工艺的程度可以被调节为使得第四绝缘衬垫415b的顶部415bT的水平可以低于衬底401的顶部的水平。
参照图8E，通过对图8D的产物的整个表面执行剥离工艺，第一区R3的第二牺牲衬垫413a以及第二区R4的第三子绝缘衬垫413b的顶部可以被去除。因此，图4的半导体器件400可以被制造。
如上所述，已经在附图和说明书中示出了一些示例实施方式。虽然使用了一些特定术语来描述示例实施方式，但这是为了说明本公开的一些示例实施方式，而不是为了限制权利要求中所写的本发明的范围。因此，本领域技术人员可以理解，本公开可以以各种各样的形式被修改。因此，本公开的范围可以由所附权利要求确定。
本申请要求享有2016年12月19日在韩国知识产权局提交的韩国专利申请第10-2016-0173918号的优先权，其公开通过引用全文合并于此。