本发明涉及低温多晶硅技术领域，特别是涉及一种低温多晶硅薄膜晶体管及其显示装置。
背景技术：
低温多晶硅(LTPS，Low Temperature Poly-Silicon)，是多晶硅技术的一个分支。对LCD显示器来说，采用低温多晶硅材料有许多优点，如薄膜电路可以做得更薄更小、功耗更低等等。
低温多晶硅技术的优点体现在：
薄膜晶体管电路面积更小，开口率高，可透光区域大，整体画面更为明亮；更高的分辨率，薄膜晶体管电路尺寸小，开口率高，对应的LCD面板更容易做到高分辨率，而且可以拥有更为出色的显示效果。
特有鉴于此，如何在现有的低温多晶硅式晶体管结构中增加电子迁移率，以提高LCD反应速度，提升产品的规格，是业内相关技术人员正在研究的一项课题。
技术实现要素：
针对以上问题，本发明的实施例提出一种可以提高电子迁移率的低温多晶硅晶体管。
具体来说，本发明的实施例涉及一种低温多晶硅晶体管，包括：
缓冲层，包括第一氮化硅层和一氧化硅层；
有源层，设置于该缓冲层上，其中该有源层包括源极区、漏极区、通道区与轻掺杂区，该源极区与该漏极区分别位于该通道区的两侧，该轻掺杂区位于该通道区与该源极区之间以及该通道区与该漏极区之间；
第一绝缘层，设置于该缓冲层上，使得该有源层位于该缓冲层与该第一绝缘层之间；
第一金属层，设置于该第一绝缘层上，且该第一金属层与该通道区在垂直投影方向上具有重迭区域；
第二绝缘层，设置于该第一绝缘层上，使得该第一金属层位于该第一绝缘层与该第二绝缘层之间；
第二金属层，设置于该第二绝缘层上；
第三绝缘层，设置于该第二绝缘层上，使得该第二金属层位于该第二绝缘层与该第三绝缘层之间；
其特征在于，该第一氮化硅层厚度为130～250nm，且该氧化硅层厚度为150～300nm。
本发明的实施例所述的低温多晶硅晶体管，其中该第一氮化硅层的厚度大于150nm，且所述第一氮化硅层与该氧化硅层的厚度比为0.78～1之间。
本发明的实施例所述的低温多晶硅晶体管，其中该第二绝缘层包括第二氮化硅层，且该第一氮化硅层与该第二氮化硅层的厚度比为0.4～0.67。
本发明的实施例所述的低温多晶硅晶体管，其中该低温多晶硅晶体管的电子迁移率大于或等于90cm2/(vcs)。
本发明的实施例还涉及一种低温多晶硅晶体管，包括:
缓冲层，包括第一氮化硅层和氧化硅层；
有源层，设置于该缓冲层上，其中该有源层包括源极区、漏极区、通道区与轻掺杂区，该源极区与该漏极区分别位于该通道区的两侧，该轻掺杂区位于该通道区与该源极区之间以及该通道区与该漏极区之间；
第一绝缘层，设置于该缓冲层上，使得该有源层位于该缓冲层与该第一绝缘层之间；
第一金属层，设置于该第一绝缘层上，且该第一金属层与该通道区在垂直投影方向上具有重迭区域；
第二绝缘层，设置于该第一绝缘层上，使得该第一金属层位于该第一绝缘层与该第二绝缘层之间；该第二绝缘层包括第二氮化硅层；
第二金属层，设置于该第二绝缘层上；以及
第三绝缘层，设置于该第二绝缘层上，使得该第二金属层位于该第二绝缘层与该第三绝缘层之间；
其中该低温多晶硅晶体管的电子迁移率大于或等于90cm2/(vcs)，且该第一氮化硅层与该第二氮化硅层的厚度比为0.4～0.97之间。
本发明的实施例所述的低温多晶硅晶体管，其中该第一氮化硅层厚度为130～250nm，且该氧化硅层厚度为150～300nm。
本发明的实施例所述的低温多晶硅晶体管，其中该第一氮化硅层的厚度大于150nm，且该第一氮化硅层与该氧化硅层的厚度比为0.78～1之间。
本发明的实施例还涉及一种显示装置，包括：
彩色滤光基板，包括多个彩色滤光结构；
薄膜晶体管阵列基板，包括多个第一低温多晶硅晶体管，且该第一低温多晶硅晶体管分别对应该彩色滤光结构设置，其中该第一低温多晶硅晶体管采用上述低温多晶硅晶体管；
显示分子层，设置于该彩色滤光基板与该薄膜晶体管数组基板之间。
本发明的实施例所述的显示装置，其中该彩色滤光基板与该薄膜晶体管阵列基板可共同定义出相邻的显示区与周边区，而该第一低温多晶硅晶体管设置于该显示区。
本发明的实施例所述的显示装置，其中还包括栅极驱动电路，设置于该周边区，且该第一低温多晶硅晶体管分别该栅极驱动电路电性连接。
本发明的实施例所述的显示装置，其中该栅极驱动电路包括多个第二低温多晶硅晶体管，且该第二低温多晶硅晶体管采用上述低温多晶硅晶体管。
附图说明
图1是本发明实施例提供的低温多晶硅晶体管的局部剖面结构示意图。
图2A是本发明实施例的的低温多晶硅晶体管的电子迁移率示意图。
图2B是现有技术的低温多晶硅晶体管的电子迁移率示意图。
图3是本发明实施例的一种显示装置的剖面示意图。
图4是本发明实施例的一种显示装置的俯视示意图。
其中，附图标记：
100：低温多晶硅晶体管 110：基板 120：缓冲层
121：第一氮化硅层 122：氧化硅层 130：有源层
131：源极区 132：漏极区 133：通道区
134：轻掺杂区 140：第一绝缘层 150：第一金属层
160：第二绝缘层 170：第二金属层 180：第三绝缘层
161：第二氮化硅层
200：薄膜晶体管阵列基板 210：第一低温多晶硅晶体管
220：第二低温多晶硅晶体管 230：像素
300：彩色滤光基板 400：显示分子层
500：栅极驱动电路 600：显示装置
A1：显示区 A2：周边区
G1～GN：栅极线
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施例的限制。
图1是本发明实施例提供的低温多晶硅晶体管的局部剖面结构示意图。本发明的实施例提供一种低温多晶硅晶体管100，如图1所示，低温多晶硅晶体管100包括基板110、缓冲层120、有源层130、第一绝缘层140、第一金属层150、第二绝缘层160、第二金属层170和第三绝缘层180。缓冲层120设置于基板110上，包括第一氮化硅层121和氧化硅层122；有源层130设置于缓冲层120上，有源层130包括源极区(source region)131、漏极区(drain region)132、通道区(channel region)133和轻掺杂区(light doped region)134，源极区131与漏极区132分别位于通道区133的两侧，而轻掺杂区134位于通道区133与源极区131之间以及通道区133与漏极区132之间。于本实施例中，源极区131与漏极区132分别为掺杂区N+，而轻掺杂区134则为掺杂区N-。第一绝缘层140设置于缓冲层120，使得有源层130位于缓冲层120与第一绝缘层140之间。另外，第一金属层150图案化地设置于第一绝缘层140，且第一金属层150与有源层130的通道区133在垂直投影方向上具有重叠区域。第二绝缘层160设置于第一绝缘层140，使得第一金属层150位于第一绝缘层140与第二绝缘层160之间。此外，第二金属层170图案化地设置于第二绝缘层160，而第三绝缘层180设置于第二绝缘层160，使得第二金属层170位于第二绝缘层160和第三绝缘层180之间。
于本实施例中，缓冲层120的第一氮化硅层121厚度大于130nm，同时缓冲层120的氧化硅层122厚度则需大于150nm。此外，考虑到制程成本以及产能的限制，第一氮化硅层121厚度小于250nm，氧化硅层122厚度小于300nm。于本实施例中，当仅增加第一氮化硅层121厚度而保持氧化硅层122厚度不变，如将第一氮化硅层121厚度增加至130nm～250nm，保持氧化硅层122厚度为100nm～149nm，所产生的效果是可以增加低温多晶硅晶体管100的电子迁移率；当保持第一氮化硅层121厚度不变而仅增加氧化硅层122厚度，如保持第一氮化硅层121厚度为50nm～129nm，将氧化硅层122厚度增加至150nm～300nm，则无法直接增加低温多晶硅晶体管100的电子迁移率；而当第一氮化硅层121和氧化硅层122的厚度都增加时，如将第一氮化硅层121厚度增加至130nm～250nm，将氧化硅层122厚度增加至150nm～300nm，所产生的效果是第一氮化硅层121可以提高H+(空穴)数量，从而增加低温多晶硅晶体管100的电子迁移率，而氧化硅层122可以在氢化过程中提供足够的距离，使H+(空穴)可以稳定的落在有源层130内。
图2A是本发明实施例的的低温多晶硅晶体管的电子迁移率示意图。如图2A所示，将第一氮化硅层121厚度提高到160nm，氧化硅层122厚度提高到190nm，当第二绝缘层160的厚度TILD为170nm时，电子迁移率最高约为93cm2/(vcs)，当第二绝缘层160的厚度TILD为320nm时，电子迁移率最高约为108cm2/(vcs)。图2B是现有技术的低温多晶硅晶体管的电子迁移率示意图。如图2B所示，第一氮化硅层121厚度保持在130nm，氧化硅层122厚度保持在165nm，当第二绝缘层160的厚度TILD为170nm时，电子迁移率最高约为83cm2/(vcs)，当第二绝缘层160的厚度TILD为320nm时，电子迁移率最高约为97cm2/(vcs)。由图2A和图2B可以看出，第一氮化硅层121和氧化硅层122的厚度调整后，电子迁移率有明显的增加。由上述可知，相比于现有技术，在所述实施方式中，本发明调整缓冲层120厚度，特别是在分别增加第一氮化硅层121厚度和氧化硅层122厚度之后，在不影响原制程的前提下，增大了低温多晶硅晶体管100的电子迁移率，应用于快速响应的显示装置而提升产品的规格。
于本发明的另一实施例，延续第一实施例，缓冲层120的第一氮化硅层121的厚度大于150nm，则在缓冲层120中，第一氮化硅层121与氧化硅层122的厚度比在0.78～1之间，此时第一氮化硅层121的厚度处于150～234nm之间，氧化硅层122厚度处于150～300nm之间。于本实施例中，当仅增加第一氮化硅层121厚度而保持第一氮化硅层121与氧化硅层122的厚度比为小于0.78时，如将第一氮化硅层121厚度增加至大于150nm，则第一氮化硅层121厚度增加，增加了氢化效果，可以增加低温多晶硅晶体管100的电子迁移率，但氧化硅层122的厚度相对减小，准分子激光退火(ELA)制程的窗口期(window)变小，会造成多晶硅的结晶变差，也会导致低温多晶硅晶体管100的电子迁移率降低。当保持第一氮化硅层121厚度不变而使第一氮化硅层121与氧化硅层122的厚度比处于0.78～1时，如保持第一氮化硅层121厚度为150nm，则由于氧化硅层122的厚度相对增加而减小了氧化硅层122的穿透率。当仅增加第一氮化硅层121厚度且使第一氮化硅层121与氧化硅层122的厚度比处于0.78～1时，提高了制程中的氢化效果，同时增加了低温多晶硅晶体管100的电子迁移率。
于本发明的又一实施例，延续第一实施例，第二绝缘层160包括第二氮化硅层161，而缓冲层120的第一氮化硅层121的厚度处于130～250nm之间。当低温多晶硅晶体管100的电子迁移率大于或等于90cm2/(vcs)时，第一氮化硅层121与第二氮化硅层161的厚度比在0.4～0.67之间。于本实施例中，当第一氮化硅层121与第二氮化硅层161的厚度比小于0.4时，第二绝缘层160的氢化效果会变差。当第一氮化硅层121与第二氮化硅层161的厚度比大于0.67时，缓冲层120的氢化效果会变差。当第一氮化硅层121与第二氮化硅层161的厚度比处于0.4～0.67之间时，缓冲层120的氢化效果较好，且第二绝缘层160厚度适中，既保持较好的穿透率，也不会影响氢化和蚀刻后续制程。
图3是本发明实施例的一种显示装置的剖面示意图，图4是本发明实施例的一种显示装置的俯视示意图。请同时参阅图3与图4，于本实施例的一种显示装置600，其结构主要包括薄膜晶体管阵列基板200、彩色滤光基板基板300、显示分子层400和栅极驱动电路500等，其中薄膜晶体管阵列基板200包括基板110、缓冲层120、有源层130、第一绝缘层140、第一金属层150、第二绝缘层160、第二金属层170和第三绝缘层180，可通过这些膜层结构来形成低温多晶硅晶体管100的结构，而其结构关系于前述实施例相同，在此不进行赘述。薄膜晶体管阵列基板200还可分为显示区A1和周边区A2，彩色滤光基板基板300包括彩色滤光结构(未绘示)与遮光结构(未绘示)，其中薄膜晶体管阵列基板200的显示区A1对应彩色滤光基板300的彩色滤光结构，且薄膜晶体管阵列基板200与彩色滤光基板300组立、贴合，显示分子层400则设置于薄膜晶体管阵列基板200与彩色滤光基板300之间。举例而言，当显示装置600为彩色显示装置时，每个像素230至少有三种颜色，即每个像素230对应三个第一低温多晶硅晶体管210。于本实施例中，每个像素230所对应的第一低温多晶硅晶体管210皆可由上述实施例的结构特征来形成，如第一低温多晶硅晶体管210的缓冲层120中，第一氮化硅层厚度大于130nm，且氧化硅层厚度大于150nm，或者，第一氮化硅层与氧化硅层的厚度比在0.78～1之间。如此一来，能够提高显示装置600的晶体管210的电子迁移率，进一步达到省电、增加产品信赖度。
于本实施例中，显示装置600的栅极驱动电路500，设置于周边区A2，且位于像素230的第一低温多晶硅晶体管210通过栅极线G1～GN分别与该栅极驱动电路500电性连接，如图4所示，以使栅极驱动电路500提供驱动信号于第一低温多晶硅晶体管210，以进行驱动显示功能。栅极驱动电路500包括多个第二低温多晶硅晶体管220。举例来说，栅极驱动电路500包含多个移位暂存器电路(未绘示)，通过移位暂存器电路彼此相互串连以形成多级电路，进而可以提供多级驱动信号来启动像素230的第一低温多晶硅晶体管210。每一个移位暂存器电路还包含多个第二低温多晶硅晶体管220，且第二低温多晶硅晶体管220采用上述实施例的低温多晶硅晶体管100的结构。
以上所述实施例仅表达了本发明的较佳实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。