一种小型化高散热性的多芯片功率放大器结构的制作方法

本实用新型涉及线性功率放大器的结构，具体的说是一种小型化高散热性的多芯片功率放大器结构。

背景技术：

射频发射前端模块是射频终端器件实现信号传输的关键元器件。当前随着全球无线通信用户的快速增长及用户对无线通信的更高端的体验需求，市场对无线通信的带宽的需求快速增长。为了解决这种市场需求，全球开放出来的专用无线通信频段越来越多并且越来越拥挤。频段利用率高的调制解调方式，例如：3G的宽带码分多址(Wideband Code Division Multiple Access,WCDMA),带码分多址(Code Division Multiple Access,CDMA),时分同步码分多址(Time Division Synchronous Code Division Multiple Access,TD-SCDMA),以及逐渐取代3G技术成为市场主流的4G技术的Long term evolution,LTE包括成对频谱模式(Frequency domain duplexing,FDD)及非成对频谱模式(Time domain duplexing,TDD)。这些频段利用率高的各种调制解调方式都对无线通信终端提出更高的要求，例如：高质量的语音通话，减少数据通信中的错误，快速的语音数据传输的切换，等等。

对于射频发射前端的主力元器件射频功率放大器及其模块来说，就意味着在新的频段利用率高的调制解调方式下，功率放大器必须具有较高的线性度来保障射频信号能够放大传输并且能够尽量少信号失真。一般功率放大器的高线性度意味着降低其输出功率来减少输出晶体管器件的非线性谐波的产生。功率放大器是无线通信连接中的一个核心元件，并且是以独立的模块的形式出现在无线通信系统之中。现有的功率放大器一般采用多元件集成在一个基板上形成一个模块(MCM)，其模块中可能包含不局限于以下的多个元件：功率放大器芯片，功率模式控制电路通常是CMOS工艺，输出匹配电路可以采用无源分立元件或半导体无源器件，射频开关通常是采用GaAs pHEMT工艺或是SOI技术。各个芯片与基板的连接方式基本有两种，一种是通过飞线技术连接芯片上的焊盘和基板上的焊盘节点，另一种是倒装芯片技术通过芯片上的金属凸点和基板上的节点直接通过焊锡或是铜柱对接。然而由于功率放大芯片本身的发热量大，器件的散热性将直接影响到线性度和放大效率，所以散热能力往往是功率放大器设计时需要重点考虑的因素。同时，随着终端设备的尺寸变得向更薄和更小方向发展，对器件几何尺寸要求越来越高。因此，如何缩小的尺寸也是功率放大器件设计需要考虑的因素之一。

在现有的产品设计中，一般芯片与基板的连接方式基本有两种，一种是通过飞线技术连接芯片上的焊盘和基板上的焊盘节点，另一种是倒装芯片技术通过芯片上的金属凸点和基板上的节点直接通过焊锡或是铜柱对接。多个元件的摆放一般都是并列摆放在基板表面，属于二维结构设计。这种摆放设计除了要保证基板表面有足够的面积能放下多个元件之外，往往还需要牺牲更多额外的平面空间用于保证良好的电性能以及生产工艺的稳定性。因此二维结构设计必然造成器件的整体尺寸很难进一步减小。

以常见无线通信功率放大器输出级连接方式为例，市场上已有的大部分功率放大器是通过飞线技术把功率放大器芯片与基板实现连接，如图1所示。有的接地方式也可能是采用晶圆贯通接地TWV，如图2所示。这两种连接方法普遍用于线性放大器的设计。但是无论是飞线或者晶圆贯通接地方式散热效果都不理想，因为商业HBT晶体管的发射极大多在晶体管多层材料的最上层，电流需要通过飞线或晶体管发射极之下的多层材料包括基级层，集电极层，衬底层，然后通过晶圆背面的金属镀层接地，热量传递到基板焊盘，再通过基板的过孔和多层金属布线，将热量传导至基板表面。这样长的一个通路会引起电感以及电阻过大，从而导热效率很差。另一方面，如图1、图2中，CMOS芯片跟功率放大芯片并列放置于基板表面，造成器件整体平面面积增加。

另一种市场常见芯片连接采用倒装芯片技术通过芯片上的金属凸点和基板上的节点直接通过焊锡或是铜柱对接。这种方式常见于多管脚的高性能处理器芯片，近来市场上逐渐出现功率放大器的电路通过倒装芯片技术把功率放大器芯片与基板实现连接。这种设计如图3所示，倒装芯片接地节点通过很大面积的焊锡或是铜柱与基板焊接接地，热量可直接从芯片表面传递到基板焊盘，再通过基板的过孔和多层金属布线，将热量传导至基板表面。由于芯片发热不需要经过很长的路径即可传导至基板，所以相比飞线方式设计，散热效果更好一些。但是不足之处在于热量仍然要经过基板内部多层布线和过孔才能传递至基板表面。因此，对于多层基板设计，散热性能将会是很大的挑战。另外，如图3中，CMOS芯片仍然跟功率放大芯片并列放置，造成器件整体尺寸增加。

技术实现要素：

本实用新型为解决上述现有技术中存在的不足之处，提供了一种小型化高散热性的多芯片线功率放大器结构，以期能通过将芯片预先埋入基板的方式，充分利用基板内部空间，同时缩短器件的散热路径，从而达到减小尺寸和提高散热性的目的。

本实用新型为解决技术问题采用如下技术方案：

本实用新型一种小型化高散热性的多芯片线性功率放大器结构的特点是：设置基板的结构包括：上层金属层、中间的基板core材和下层金属层；所述上层金属层和下层金属层上包含有印制电路并相应设置有过孔；

在所述基板core材上通过键合胶设置有功率放大芯片；所述功率放大芯片的背面为衬底，并朝向所述上层金属层，所述功率放大芯片的正面包括含电路和输入输出电极，并朝向所述下层金属层；

在所述上层金属层和下层金属层的表面设置有若干个焊盘，并覆盖有阻焊材料层；

所述功率放大芯片正面的输入输出电极通过相应过孔与下层金属层表面相应的焊盘相连通，所述下层金属层表面的焊盘上焊接有金属焊球作为放大元件的输入输出引脚；

在所述上层金属层上通过键合胶设置有CMOS芯片，并通过飞线与上层金属层表面的相应焊盘相连通；所述上层金属层表面的相应焊盘焊接有无源器件；

在所述上层金属层上设置有塑封层用于覆盖所述CMOS芯片和无源器件。

本实用新型所述的小型化高散热性的多芯片线性功率放大器结构的特点也在于：设置所述下层金属层表面的接地GND引脚焊盘的开口大于其金属焊球的直径。

与已有技术相比，本实用新型有益效果体现在：

1、相比市场上大多数多芯片功率放大器，功率放大芯片采用飞线连接或晶圆贯通接地，CMOS和其它元件并列放置的设计而言，本实用新型的将功率放大芯片预先埋入基板，其它元件放置于基板表面的设计，使得功率放大芯片接地电极可直接连接在基板的金属层上，不仅减少了飞线的应用，同时能大大减少了接地的电阻以及电感，从而提高了放大器的导热效率，同时多芯片按三维结构放置，大大节省了基板表面面积，从而缩小模块的整体尺寸。

2、相比功率放大芯片倒装接地的功率放大器，本实用新型在基板内部放置功率放大芯片的设计，不仅省略了倒装芯片设计所需要的金属凸点，且接地电极连接在基板内部的金属层，更加靠近基板表面的GND引脚，大大了缩短散热路径，提高了放大器的导热效率。

3、本实用新型的设计放大器结构，充分利用了基板内部的空间，为多芯片模块设计提供了更多的灵活性。除了功率放大芯片应放置于基板内部以便提高散热性能之外，其它元件可根据产品设计需求和工艺生产能力灵活放置。

附图说明

图1为现有飞线技术多芯片线性功率放大器示意图；

图2为现有晶圆贯通接地多芯片线性功率放大器示意图；

图3为现有倒装芯片接地技术多芯片线性功率放大器示意图；

图4为本实用新型埋入式三维结构多芯片线性功率放大器示意图；

图中标号：100功率放大芯片；110输入输出电极；120CMOS芯片；200键合胶；300基板；310基板core材；320金属层；330焊盘；340过孔；400无源器件；500阻焊材料层；600飞线；700塑封层；800输入输出引脚；810接地GND引脚。

具体实施方式

本实施例中，如图4所示，一种小型化高散热性的多芯片线性功率放大器结构，包含除功率放大芯片100以外，还应包含，但不必须全部包含CMOS芯片120、射频开关芯片、若干无源器件等元件；其中，功率放大芯片是指在包括但不限于硅、砷化镓等衬底材料上形成了具有功率放大功能集成电路的功能块；功率放大芯片100包含衬底、电路层和表面若干个输入输出电极(Bond pad)，并放置于基板300内部、其它元件，例如部分的无源器件400和CMOS芯片120可放置于基板300表面或在不影响元件整体的平面尺寸的前提下，也可粘合在基板300内部的金属层320上、金属焊球焊接于基板300表面相应的输入输出焊盘位置；将功率放大芯片100的输入输出电极110通过基板内部的金属印制电路和过孔进行信号传输，并最终连接至基板外表层相应的焊盘330，无源器件400、其它元件焊接于基板外表面，且由有机材料填充和绝缘，然后整体塑封形成完整的电流通路；具体的说，

设置基板300的结构包括：上层金属层、中间的基板core材310和下层金属层；上层金属层和下层金属层上包含多层印制电路并相应设置有过孔340；多层基板电路的制作可采用有机印刷电路板工艺，具有良好的品质和可靠性。

在基板core材310上通过键合胶200设置有功率放大芯片100；功率放大芯片100的背面为衬底，并朝向上层金属层，功率放大芯片100的正面包括含电路和输入输出电极110，并朝向下层金属层；

在上层金属层和下层金属层的表面设置有若干个焊盘330，并覆盖有阻焊材料层500；

功率放大芯片100正面的输入输出电极110通过相应过孔340与下层金属层表面相应的焊盘330相连通，下层金属层表面的焊盘330上焊接有金属焊球作为放大元件的输入输出引脚800和接地引脚810；由于功率放大芯片100的散热主要通过芯片正面接地GND电极，经过基板300内部过孔340和接地金属层向基板外表面接地引脚810传递，因此，本实用新型的设计使得芯片发热区域离接地引脚最近，散热效率最优。

可根据具体产品要求，在上层金属层上通过键合胶200设置有CMOS芯片120，并通过飞线600或采用倒装芯片方式与上层金属层表面的相应焊盘330相连通；上层金属层表面的相应焊盘330焊接有无源器件400等元件；

在上层金属层上设置有塑封层700用于覆盖CMOS芯片120和无源器件400，通过整体塑封以对芯片和电路进行保护。

具体实施中，如图4所示，接地GND引脚810焊盘与其它输入输出引脚800焊盘不同，设置下层金属层表面的接地GND引脚810焊盘的开口远大于其金属焊球的直径。大面积金属层裸露出来，从而使芯片产生的热量有效散发出去。

综上所述，一种小型化高散热性的多芯片线性功率放大器结构是采用优化元件内部结构的设计思想，通过把功率放大芯片100放置于基板300内部，减小了模块内部元件并列放置所需的面积，并且使功率放大芯片100发热区域和器件的接地GND引脚810之间的路径优化至最短，从而达到了减小模块尺寸和提高散热性能的效果。

本实施例中，一种小型化高散热性的多芯片功率放大器结构的制作方法是按如下步骤进行：

步骤1、在基板core材310的上下两面均压合薄金属层，形成上层金属层320和下层金属层；

步骤2、通过导热性好的键合胶200将功率放大芯片100的衬底和上层金属层320粘合；

步骤3、通过半加成或加成工艺方法，在上层金属层320和下层金属层上印制多层电路，并打通过孔340将多层电路与功率放大芯片100正面的输入输出电极110相连通；

步骤4、在上层金属层和下层金属层的表面设置有若干个焊盘330，并填充有阻焊材料层500对焊盘进行绝缘处理；

步骤5、多层电路通过设置相应过孔340与相应的焊盘330相连通；

步骤6、在上层金属层320表面的相应焊盘330上焊接有无源器件400；

步骤7、将CMOS芯片120用键合胶200粘贴在上层金属层，并通过飞线600的方式，将电信号连接至相应焊盘330；

步骤8、飞线连接完成后，在基板表面上层金属层上设置有塑封层700用于覆盖CMOS芯片120和无源器件400以保护电路连接；

步骤9、在下层金属层表面的焊盘330上焊接有金属焊球作为放大元件的输入输出引脚600和接地GND引脚610。

与现有设计方案比较，如图1、图2、图3三种现有典型的设计，都是二维结构，即所有元件并列放置在基板表面。工艺过程为先制作好有机基板，然后再把所有元件键合在基板表面，以飞线或金属凸点等方式形成电路连接，最后芯片外部还要进行塑封以保护芯片和连接的可靠性。而本实施例中的结构是将核心的功率放大芯片放置在基板内部，其它元件放置在基板表面，以三维结构的方式摆放元件，减少了元件占用面积。

本放大器结构主要应用可以在射频终端设备包括并不局限于移动电话，平板电脑，笔记本电脑，车载电子的无线通信设备，物联网的无线通信设备等等，也可以应用在其它无线通信设备之中，包括并不局限于通信基站，卫星无线通信，军用无线通信设备等等。任何在具体电路或芯片布局实现形式上的变化，都包括在本结构的涵盖范围之内。