1.一种半导体可靠性测试结构，其特征在于，包括N层金属互连层结构、通孔结构、至少一个单向导通电路结构以及两个测试端；
每层金属互连层结构包括若干条金属互连线；
所述通孔结构用于电连接上下相邻层的所述金属互连线；
在两个所述测试端之间，所有的所述金属互连线、通孔结构以及单向导通电路结构之间形成一条回路；
其中，N为大于或等于2的整数。
2.如权利要求1所述的半导体可靠性测试结构，其特征在于，每层金属互连结构具有两个端口，所述单向导通电路结构分别连接上下相邻的所述金属互连层结构的一个端口；两个所述测试端分别连接底层金属互连层结构和顶层金属互连层结构的另一个端口。
3.如权利要求1或2所述的半导体可靠性测试结构，其特征在于，所述单向导通电路结构为单个二极管或者多个串联的二极管。
4.如权利要求3所述的半导体可靠性测试结构，其特征在于，所述半导体可靠性测试结构包括上、下两层金属互连层结构；
上层金属互连层结构包括第一上层金属互连线、第二上层金属互连线和第三上层金属互连线；
下层金属互连层结构包括第一下层金属互连线、第二下层金属互连线和第三下层金属互连线。
5.如权利要求4所述的半导体可靠性测试结构，其特征在于，所述第一下层金属互连线和第一上层金属互连线排列成多个第一条形结构，所述第一条形结构在第一方向延伸，在每一所述第一条形结构中，多个所述第一下层金属互连线和多个第一上层金属互连线通过所述通孔结构依次首尾连接，且每一所述第一条形结构的两端均为第一下层金属互连线，多个所述第一条形结构通过所述第三下层金属互连线连接呈第一蛇形结构。
6.如权利要求5所述的半导体可靠性测试结构，其特征在于，所述第二上层金属互连线和第二下层金属互连线排列成多个第二条形结构，所述第二条形结构在第二方向延伸，在每一所述第二条形结构中，多个所述第二上层金属互连线和多个第二下层金属互连线通过所述通孔结构依次首尾连接，且每一第二条形结构的两端均为第二上层金属互连线，多个所述第二条形结构通过所述第三上层金属互连线连接呈第二蛇形结构。
7.如权利要求6所述的半导体可靠性测试结构，其特征在于，多个所述第一条形结构和多个所述第二条形结构均等间距排列。
8.如权利要求6所述的半导体可靠性测试结构，其特征在于，所述第一方向和第二方向相垂直。
9.如权利要求6所述的半导体可靠性测试结构，其特征在于，所述第一蛇形结构的一端与第二蛇形结构的一端通过所述单向导通电路结构连接。
10.如权利要求9所述的半导体可靠性测试结构，其特征在于，所述第一蛇形结构的另一端连接一测试端，所述第二蛇形结构的另一端连接另一测试端。
11.如权利要求1或2所述的半导体可靠性测试结构，其特征在于，所述半导体可靠性测试结构呈方形或者长方形结构。
12.如权利要求1或2所述的半导体可靠性测试结构，其特征在于，两个所述测试端分别连接两个焊盘，其中一测试端连接第一施加焊盘(F+)和第一感应焊盘(S+)；另一测试端连接第二施加焊盘(F-)和第二感应焊盘(S-)。